VHDL设计初步

格式：ppt
大小：1.91 MB
文档页数：99

VHDL 设计初步-PPT精选文档

结束
4.1 多路选择器VHDL描述

设计: 2选1多路选择器
s y 0 a 1 b
y=as+bs
目录
结束
4.1 多路选择器VHDL描述
4.1.1
【例4-1】
2选1多路选择器的VHDL描述
ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ;
用其他的语句形式来描述相同的逻辑行为
【例4-3】 . . . ARCHITECTURE one OF mux21a IS BEGIN y <= (a AND (NOT s)) OR (b AND s) ; END ARCHITECTURE one;
目录结束
4.1.1 2选1多路选择器的VHDL描述
VHDL 设计初步
唐英姿编制
教学内容

教学导入

设计举例: 2选1多路选择器
VHDL相关语法课堂练习小结
结束
现代电子设计新技术:EDA技术

EDA：电子设计自动化

Electronic Design Automation EDA技术就是：依赖功能强大的计算机在 EDA工具软件平台上，用硬件描述语言（HDL）作为系统逻辑描述手段来完成电子线路设计文件。最终实现－>特定电子线路的硬件（芯片或者电路板）

电路的VHDL描述由两大部分组成：

以关键词ENTITY 引导，END ENTITY mux21a 结尾的语句部分，称为实体。 VHDL 的实体描述了电路器件的外部情况及各信号端口的基本性质，如信号流动的方向，流动在其上的信号结构方式和数据类型等。以关键词ARCHITECTURE 引导，END ARCHITECTURE one 结尾的语句部分，称为结构体。结构体负责描述电路器件的内部逻辑功能和电路结构。

ch3-VHDL设计初步

允许有多个控制信号
19
五、PROCESS进程语句和顺序语句
1、基本格式：
进程标号：PROCESS （信号敏感表） IS （P1:）〈说明区〉； BEGIN 〈顺序语句〉； END PROCESS 进程标号； …
进程标号： PROCESS （信号敏感表） IS （Pn:）〈说明区〉；
BEGIN 〈顺序语句〉； END PROCESS 进程标号；
BOOLEAN：FALSE，TRUE BIT : ('0','1') STD_LOGIC: ('U','X','0','1','Z','W','L','H','-') ‘U’表示未初始化的； ‘X’表示强未知的； ‘0’表示强逻辑0； ‘1’表示强逻辑1； ‘Z’表示高阻态； ‘W’ 表示弱未知的； ‘L’表示弱逻辑0； ‘H’表示弱逻辑1； ‘-’表示忽略。
end bhe;
23
4、顺序语句
每一条顺序语句的执行顺序是与它们的书写顺序基本一致的；
顺序语句只能出现在进程(Process) 、函数（Funcation)和过程（Procedure)中；
顺序语句包括：赋值语句、流程控制语句、等待语句、子程序调用语句、返回语句、空操作语句
24
六 1位二进制全加器的VHDL设计
17
C、实例1
x <= a when (s = “00”) else b when (s = “01”) else c when (s = “10”) else d;
隐含了优先权
隐含了所有未

ch3_VHDL设计初步资料

IF CLK = '1' THEN Q <= D ; END IF; END PROCESS ;
--电平触发型寄存器
图3-10 例3-16的时序波形
3.3 配置（CONFIGURATION）
配置是VHDL设计实体中的一个基本单元，在综合或仿真中，可以利用配置语句为实体指定或配属一个结构体，如可以利用配置使仿真器为同一实体配置不同的结构体以使设计者比较不同结构体的仿真差别，或者为例化的各元件实体配置指定的结构体，从而形成一个例化元件层次构成的设计实体。
VHDL程序设计基本结构
在VHDL程序中，实体（ENTITY）和结构体（ARCHITECTURE）是必需的两个基本结构，它们可以构成最简单的VHDL程序。通常，在最简单的VHDL程序中，还应包括库（LIBRARY）和程序包（PACKAGE）。
一个完整的设计实体的最低要求应该能为VHDL综合器所接受，并能作为一个独立设计单元，即以元件的形式存在的VHDL程序。
LIBRARY IEEE; USE IEEE.std_logic_1 164.all;
Entity test1 is port (clk : in bit;
d : in bit; q : out bit); end test1; architecture body of test1 is signal q1 : bit ; begin process (clk,d) begin if (clk = ‘1’) then q1 <= d; end if; q <= q1 ; end process; end body;
【例3-1】
这是一个完整的2选1多路选择器的VHDL程序，要注意：
（1） VHDL不分大小写，但为了使程序阅读清楚，对保留字采用大写，自己定义的标识符用小写。