8数电课件 康华光电子技术基础—数字部分完全.ppt

③ 状将态数表码1101右移串行输入给寄存器（串行输入是 指逐位依次输入）。
在接收数码表前5-2，从4位输右入移端位输寄入存器一状个态负表脉冲把各触
发器置为0状态（称为清零）。
CP顺序
输 入DSR
输出 Q0 Q1 Q2 Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
19
表5-4 74LS194功能表
结论：清零功能最优先（异步方式）。 计数、移位、并行输入都需CP的↑到来（同步方式）
2019/10/13
20
工作方式控制端
M1 M0
功能
M1M0区分四种功能。
00
01
保持 右移
10
左移
2019/10/13
1 1 并行置数 21
5.1.3 寄存器的应用实例
1．数数据据显显示示锁锁存存器器； 数显示值序构数在。通列成码许常脉的计多以串冲数设84／信器备21并号…中B与发…C常D并生需码／器要计串；显数转示，换计并；数以器七的段计数数码值显，示计器
单拍工作方式：不需清除原有数据，只要CP↑一 到达，新的数据就会存入。
常用4D型触发器74LS175、6D型触发器74LS174、 8D型触发器74LS374或MSI器件等实现。
2019/10/13
8
2．由D型锁存器构成的数码寄存器 （1）锁存器的工作原理
送数脉冲CP为锁存 控制信号输入端， 即使能信号（电平
问题：如果计数器的计数速度高，人眼则无法 辨认显示的字符。
措施：在计数器和译码器之间加入锁存器，就 可控制数据显示的时间。

1
X
X
高阻
0
1
0
数据输出
0
0
X
数据输入
0
1
1
高阻
1. RAM存储单元
• 静态SRAM(Static RAM)
Xi (行 选 择 线 )
来自列地址译码 器的输出
位 线
B
T3
T5 T1
VDD VGG
T4
T6 T2
存储 单元
位 线 B
数 据D 线
T7
T8
数
Yj (列 选 择 线 )
列存储单元公用的门
据 D线
按写入情况划分
三极管ROM
MOS管ROM
固定ROM
PROM
可编程ROM EPROM
E2PROM
7.1.1 ROM的定义与基本 结构
入地 址 输
器地 址 译 码
控制信号输 入
存储矩阵
输出控制电路
数据输出
1）ROM（二极管PROM）结构示M意=图44
+5V
R
R
R
R
Y0
A1
ቤተ መጻሕፍቲ ባይዱ
A1
Y1
A0
A0
Y2
2 线 -4 线
Q1 Q0
A1 A0
写地
丛发控
址寄
制逻辑
存器
数据选择器
地址译码
输
存储阵列
出 放
大
读写控制
输入驱动
CE
逻辑
WE
输入
寄存器
I /O
OE
ADV=0:普通模式读写
WE =0:写操作 WE =1:读操作
普通模式读写模式:在每个时钟有效沿锁存输入信号,在一 个时钟周期内,由内部电路完成数据的读(写)操作。

O1
= 0V
C
电容充电
vC vO
vI
当 v I =V 时， TH
vI
v O1
迅速使G1导通、 G2截止
vO1 =0 vO2=1 电路进入第二暂态
G1 TP D1 vI D2 TN R vO1 D3 充电 vO2 D4 TN TP G2 VDD
v O 1=0
vI
VDD VTH 0
Байду номын сангаас
v O =1
t
vO
C
VDD 0
Q L L L L
Q
H H H H
不可触发，保持稳态不变
B为高电平，且A1、A2中有一个 或两个为下降沿， 剩下的为高 电平时电路被触发 A1、A2中有一个或两个为低电平，
L
L
在B端输入上升沿时电路被触发
输入控制电路中锁存器的作用？
A1和A2是两个下降沿有效的触发信号输入端，B是上升沿有效的触发信号输入端。
G1 vI G2 vO1 R
G1 G2 TP D3 v O1 D2 TN TN vO +VDD
1
1
C
vO
D1
TP
vI
R
D4
组成的多谐振荡器
VC C
2. 工作原理
（1）第一暂稳态（初态）电容充电，电路自动翻转到第二暂稳态 电路初态：v =1 v O =0 （是偶然的） v 假定 VTH VDD / 2
CMOS或非门构成的微分型 单稳态触发器
稳态为0
vO1 vO 1 D vI2 vC R VDD C G2
vO 1 D vI2 R
G1 1 vI Cd vd Rd
G1 & vI Cd vd Rd

它以高容量长寿命锂电池为后备电源，在低功 耗的SRAM芯片上加上可靠的数据保护电路所构成。
其性能和使用方法与SRAM一样，在断电情况 下，所存储的信息可保存10年。
其缺点主要是体积稍大，价格较高。 此外，还有一种nvSRAM，不需电池作后备电 源，它的非易失性是由其内部机理决定的。
03.05.2019
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
03.05.2019
16
已越来越多地取代EPROM，并广泛应用于通信 设备、办公设备、医疗设备、工业控制等领域。
3. 非易失性静态读写存储器NVSRAM
由美国Dallas半导体公司推出，为封装一体化的 电池后备供电的静态读写存储器。
13
下面以三角波为例说明其实现方法。
三角波如图8-14所示，在图中取256个值来代表 波形的变化情况。
在水平方向的257个点顺序取值，按照二进制送 入EPROM2716（2K×8位）的地址端A0～A7，地址译 码器的输出为256个（最末一位既是此周期的结束， 又是下一周期的开始）。
由于2716是8位的，所以要将垂直方向的取值转 换成8位二进制数。
03.05.2019
10
8.1.3 存储器的应用
2．EPROM的应用
程序存储器、码制转换、字符发生器、波形发生 器等。
例：八种波形发生器电路。 将一个周期的三角波等分为256份，取得每一点 的函数值并按八位二进制进行编码，产生256字节的 数据。用同样的方法还可得到锯齿波、正弦波、阶梯 波等不同的八种波形的数据，并将这八组数据共2048 个字节写入2716当中。
03.05.2019
11
波形选 择开关
存八种 波形的 数据

在CP触=0发期方间式，：由主于从主触触发发方器式的（输C出P状下态降保沿持有不效变），。 因而主受从其触控发制器的状从态触的发更器新的只状发态生也在保CP持脉不冲变的。下降沿，
触发器的新状态由CP脉冲下降沿到来之前的R、S信 号决定。
优点：克服了空翻，提高了工作的可靠性。
2019/11/18
9
3. 功能表（只在CP从1变为0时有效）
由于触发器接受输入信号及状态的翻转均是在 CP20脉19/1冲1/18 上升沿前后完成的，故称为边沿触发器。 19
3. 时序图
当CP图从4-01变4 为维1持时—，阻Q塞将边由沿CDP触上发升器沿时到序图来之前一
瞬201间9/11D/18 的状态决定。
20
2. 工作原理 3. 功能表（在CP=1期间有效）
现态：CP脉冲作用前触发器的原状态，用Qn表示； 次态：CP脉冲作用后触发器的新状态，用Qn+1表示。
表4-2 同步RS触发器功能表
R为高电平 有效触发
R、S不允许
同时有效
S为高电平
2019/11/18
有效触发
5
4. 工作波形（又称为时序图，设初态为0 ）
4.2 同步触发器
4.2.1 同步RS触发器 4.2.2 主从RS触发器 4.2.3 CMOS主从D触发器 4.2.4 边沿D触发器
2019/11/18
1
复习
触发器有什么特点？ 请画出与非门实现的基本ＲＳ触发器的电路图。 请列出基本ＲＳ触发器的功能表。 什么叫现态？次态？ 基本RS触发器的触发方式？
2019/11/18
14
可知，工作过程分为两步：
第一步，CP=1时，主触发器接收D的信号，并有 Q′=D，而从触发器是维持原来的状态不变。

只读存储器是一种只能写入一次数据的存储器，写入后数据无法修改或删除。
ROM的优点是可靠性高、集成度高、功耗低等。
ROM的分类：根据编程方式的不同，可以分为掩膜编程ROM和紫外线擦除编程ROM。
RAM的分类
根据存储单元的连接方式不同，可以分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。
门电路的定义
门电路的分类
门电路的作用
根据工作原理和应用领域，门电路可分为与门、或门、非门、与非门、或非门等。
门电路在数字电路中起到信号传输、逻辑控制和状态转换等作用。
03
02
01
CMOS（Complementary Metal-Oxide Semiconductor）门电路采用互补晶体管实现逻辑运算，具有低功耗和高可靠性的特点。
发展趋势
随着微电子技术和计算机技术的不断发展，数字电路正朝着高速、高可靠性、低功耗、微型化的方向发展。同时，随着物联网、云计算、大数据等新兴技术的兴起，数字电路的应用领域将进一步拓展。
PART
02
数字逻辑基础
REPORTING
逻辑变量只有0和1两种取值，表示真和假、开和关等对立的概念。
逻辑变量
包括逻辑与、逻辑或、逻辑非等基本逻辑运算，以及与非、或非、异或等常用逻辑运算。
详细描述
THANKS
感谢观看
REPORTING
公式化简法
利用卡诺图的特点，通过圈0和填1的方式对逻辑函数进行化简。
卡诺图化简法
利用吸收律对逻辑函数进行化简，如A+A↛B=A+B。
吸收法
将多个相同或相似的项合并为一个项，如A+AB=A。
合并法
PART
03

电子技术基础(康华光版)
• 电子技术概述 • 电子器件基础 • 模拟电子技术 • 数字电子技术 • 电子技术实验与实践 • 电子技术应用案例分析
01
电子技术概述
电子技术的发展历程
晶体管时代
20世纪50年代，晶体管的发明 推动了电子技术的快速发展。
微电子技术时代
20世纪80年代，微电子技术的 兴起使得电子设备更加智能化 和微型化。
主要包括电压负反馈、电流负反馈、串联 负反馈和并联负反馈。
负反馈对放大电路性能的影响
负反馈放大电路的分析方法
主要包括提高放大倍数的稳定性、减小非 线性失真、扩展通频带等。
主要包括瞬态分析和频率分析。
集成运算放大器
集成运算放大器的定义
集成运算放大器是一种将多个晶体管集成在一个芯片上的模拟集成电路。
集成运算放大器的特点
逻辑门电路具有高输入电阻、 低输出电阻的特性，能够实现 高速、低功耗的逻辑运算。
逻辑门电路的输入电阻很高， 可以认为输入信号几乎不损失 ，输出电阻很低，能够驱动较 大的负载。这些特性使得逻辑 门电路在数字电子系统中得到 广泛应用。
组合逻辑电路
第一季度
第二季度
第三季度
第四季度
总结词
组合逻辑电路由若干个 逻辑门电路组成，用于 实现各种组合逻辑功能 。
器等。
综合实验与项目实践
综合实验
结合多个知识点，进行综合性实验，如音频放大 器、数字钟等。
故障排查与维修
学习如何排查电路故障，并进行维修，培养实际 操作和解决问题的能力。
ABCD
项目实践
分组完成实际项目，如设计并制作一个简单的电 子产品，培养团队协作和实践能力。
实验报告撰写
学习如何撰写规范的实验报告，总结实验过程和 结果，培养科学素养。

2019/3/23
11
例如，需要在一段时间内多次测量恒温室的 温度误差是否在规定的范围内。 若从计数器清0开始到7个时钟脉冲过后，一直 有DA>DB，计数器做加法，从0001计到0111状态， 则计数器输出Q3 Q2Q1Q0为0111； 反之，若一直有DA<DB，计数器做减法，从 1111计到1001状态，则计数器输出为1001( 1001状 态是－7的补码)。 7个脉冲过后，CR信号使计数器清0，准备下 一次比较。 在7个脉冲的作用期间，计数器输出的正常值 应在一7～＋7之间变化。
CC4516为 可逆4位二 进制计数器
当高、低位计数器均减为0时
0
0
1
2019/3/23
改变预置数的值，可以改变分频比。 图5-40 程序分频器（分频比N为1~256 ）
5
2．组成数字钟计数显示电路 通常数字钟需要一个精确的时钟信号，一般采用 石英晶体振荡器产生，经分频后得到周期为1秒的脉 冲信号CP。 仿真 进 位 信 个位十进制×十位六进制＝六十进制加法计数器 号 BCD-七段显示译码器7448，输出为高电平有效 。
2019/3/23
图5-44 例5-2电路的工作波形
9
Байду номын сангаас
双时钟输入4 4位二进制数 例5-3 分析图5-45所示电路的逻辑功能。 位二进制可逆 值比较器 门级组 计数器 合电路
电路Ⅱ：时钟输入控制电路。 若YA<B =0，CP→CPU，加法计数； 若YA<B =1，CP→CPD，减法计数； 电路Ⅲ：可逆计数器。在CR脉冲的作用下每7 若 Y =1，CP被封锁，停止计数。 A=B 个 CP 计数器复零。 电路 I ：把输入的二进制数 D （ ⑵ 1 分析各功能块电路的逻辑功能 ）将电路按功能划分成 3个功能块 2019/3/23 10 A与标准值DB比较

自顶向下设计方法
从整体到局部，逐层细化，将复 杂系统分解为简单子系统。
自底向上设计方法
从局部到整体，先设计好底层模块， 再逐步向上集成。
IP核复用技术
利用已有的IP核（知识产权核）进 行系统设计，提高设计效率。
数字系统应用举例：交通信号灯控制系统
交通信号灯控制逻辑
01
根据交通规则和车流量情况，设计信号灯的控制逻辑。
硬件电路设计
02
包括信号灯驱动电路、传感器接口电路等。
软件编程实现
03
使用VHDL或Verilog等硬件描述语言进行编程实现。
数字系统应用举例：电子密码锁控制系统
密码锁控制逻辑
根据密码输入情况，控制锁的开 启或关闭。
硬件电路设计
包括键盘输入电路、显示电路、 锁控电路等。
软件编程实现
使用嵌入式C语言或汇编语言进 行编程实现。
课件按照教材的章节结构进行编排，包括数字电路基 础、组合逻辑电路、时序逻辑电路、半导体存储器、
可编程逻辑器件、数字系统等章节。
输标02入题
每章包括本章导读、知识点讲解、例题解析、习题练 习等部分，内容丰富、详实。
01

课件还提供了丰富的实验和实践内容，帮助学生更好 地掌握数字电路的知识和技能。
04
非易失性，即断电后数据不会丢失。
02 03
ROM的工作原理
ROM在制造过程中将信息以掩膜方式写入，用户只能读取不能修改。 根据写入方式的不同，ROM可分为掩膜ROM、可编程ROM （PROM）、可擦除可编程ROM（EPROM）等。
ROM的应用领域
ROM广泛应用于计算机启动程序、设备驱动程序、嵌入式系统等领域， 用于存储固定不变的信息。

表8-2 八种波形及存储器地址空间分配情况
S3 S2 S1 00 0 001
010
┇
111
10/13/2023
波形 正弦波 锯齿波 三角波
┇ 阶梯波
A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 H~ 0 FFH 1 0 0 H~ 1 FFH 2 0 0 H~ 2FFH ┇ 7 0 0 H~ 7 FFH
11
波形选 择开关
存八种 波形的
数据
经8位 DAC转
换成模
拟电压。
10/13/2023
图8-13 八种波形发生器电路图
256进 制计数
器
S1 、S2和S3 ：波形选择开关。 两个16进制计数器在CP脉冲的作用下，从00H~ FFH不断作周期性的计数，则相应波形的编码数据便 依次出现在数据线D0~D7上，经D/A转换后便可在输 出端得到相应波形的模拟电压输出波形。
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
10/13/2023
16
已越来越多地取代EPROM，并广泛应用于通信 设备、办公设备、医疗设备、工业控制等领域。
3. 非易失性静态读写存储器NVSRAM
由美国Dallas半导体公司推出，为封装一体化的
电池后备供电的静态读写存储器。 它以高容量长寿命锂电池为后备电源，在低功
10/13/2023
图8-14 三角波细分图
14
将这255个二进制数通过用户编程的方法，写入 对应的存储单元，如表8-3所示。将2716的高三位地 址A10A9A8取为0，则该三角波占用的地址空间为000H ~0FFH，共256个。
表8-3 三角波存储表

Hengyang normal university
数字电子技术
作图分析： P沟道MOS管输出特性曲线坐标变换
输入高电平时的工作情况
输入低电平时的工作情况
QYY
Department of P.&E.I.S
Hengyang normal university
数字电子技术
2. 电压传输特性和电流传输特性
Hengyang normal university
数字电子技术
4.输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
vi
基本逻辑
vo
功能电路
输入保护缓冲电路 基本逻辑功能电路 输出缓冲电路
QYY
Department of P.&E.I.S
Hengyang normal university
t
f
90%
50% 10%
tr
QYY
Department of P.&E.I.S
Hengyang normal university
数字电子技术
4. 功耗
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时 电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗
＋5
45 5×10－3 225 ×10－3 2.2 3.4
5
CMOS
VDD=15V ＋15 12 15×10－3 180 ×10－3 6.5 9.0
15
高速CMOS
＋5
8 1×10－3 8 ×10－3 1.0 1.5

本章内容提要：
时序逻辑电路基本概念、时序逻辑电路的一般分 析方法；
异步计数器、同步计数器、寄存器与移位寄存器 的基本工作原理；
重点介绍几种中规模集成器件及其应用、介绍基
于功能块分析中规模时序逻辑电路的方法。
17.11.2019
4
5.1 寄存器
1. 寄存器通常分为两大类：
数码寄存器：存储二进制数码、运算结果或指令等 信息的电路。
在接收指令（在计算机中称为写指令）控制下， 将指数令CP）据：控送接制入收下寄脉，存将器数存据放由；寄需存要器时输可出在。输出指令输（出读端出
冲（控制信 仿真 号输入端)
图5-1 单拍工作方式的数码寄存器
17.11.2019
数码输 入端7
（2）工作原理
当CP↑时，触发器更新状态， Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。
（2）顺序负脉冲
17.11.2019
25
谢谢你的阅读
知识就是财富 丰富你的人生
在数字电路系统中，由于运算（如二进制的乘 除法）的需要，常常要求实现移位功能。
17.11.2019
12
1．单向移位寄存器 单向移位寄存器，是指仅具有左移功能或右移功
能的移位寄存器。 （1）右移位寄存器 ① 电路组成
串行输入
17.11.2019
图5-4 4位右移位寄存器
同步时序 逻辑电路
13
② 工作过程（仿真运行图5－4电路。 ）
问题：如果计数器的计数速度高，人眼则无法 辨认显示的字符。
措施：在计数器和译码器之间加入锁存器，就 可控制数据显示的时间。
若锁存信图号5-9C＝2位10时数，据显计数示数据锁器被存的锁器输存，出数译据码可显通示过电