时序逻辑电路实验报告

实验五 时序逻辑电路实验

一、实验目的

1．掌握同步计数器设计方法与测试方法。

2．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验设备

1．直流稳压电源、信号源、示波器、万用表、面包板

2．74LS190、74LS393、74LS04

3．1kΩ电阻、发光二极管

三、实验原理

1．计数器

计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，

一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）

74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。

74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他

功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。

表5.1 74LSl61（74LS163）的功能表 清

零 预

置 使能 时钟 预置数据输入 输出 工作模式

RD LD EP ET CP ABCDQAQBQCQD 

0 × × × × 

（）××××0 000 异步清零

1 0 × × DADBDCDDDADBDCDD 同步置数

1 1 0 × × ××××保 持 数据保持

1 1 × 0 × ××××保 持 数据保持

1 1 1 1 ××××计 数 加1计数

3．集成计数器的应用——实现任意M进制计数器

一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单

计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成

的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。

第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可

通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,

是由移位寄存器构成的移位寄存型计数器。

4．实验电路：

十进制计数器

六进制扭环计数器 

具有方波输出的六分频电路 

时序逻辑电路实验报告

一、实验目的

1. 加深理解时序逻辑电路的工作原理。

2. 掌握时序逻辑电路的设计方法。

3. 掌握时序逻辑电路的功能测试方法。

二、实验环境

1、PC机

2、Multisim软件工具

三、实验任务及要求

1、设计要求：

要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→… 的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。

2、实验内容：

（1） 按要求完成上述电路的功能。

（2） 验证其功能是否正确。

四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程）

首先根据题目要求（即要完成1到9的奇数循环然后再0到8的偶数循环）画出真值表，如下图。画出真值表后，根据真值表画出各次态对应的卡诺图，如下图。然后通过化简卡诺图，得到对应的次态的状态方程；

然后开始选择想要用于实现的该电路的器件，由于老师上课时所用的例题是用jk触发器完成的，我觉得蛮不错的，也就选择了同款的jk触发器；选好器件之后，根据状态方程列出jk触发器的驱动方程。然后根据驱动方程连接好线路图，为了连接方便，我也在纸上预先画好了连接图，以方便照着连接。接下来的工作就是在multisim上根据画好的草图连接器件了，然后再接上需要的显示电路，即可完成。

五、实验电路（画出完整的逻辑电路图和器件接线图）

六、总结调试过程所遇到的问题及解决方法，实验体会

1、设计过程中遇到过哪些问题？是如何解决的？

在设计过程中最大的问题还是忘记设计的步骤吧，因为老师是提前将实验内容已经例题讲解给我们听的，而我开始实验与上课的时间相隔了不短的时间，导致上课记下来的设计步骤忘得七七八八，不过好在是在腾讯课堂上得网课，有回放，看着回放跟着老师的思路走一遍后，问题也就迎刃而解了，后面的设计也就是将思路步骤走一遍而已，没再遇到什么困难。

2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。

1 实验五 触发器和时序逻辑电路

一、实验目的

1．熟悉并验证触发器的逻辑功能和触发方式。

2．掌握集成触发器的使用方法和逻辑功能的测试方法。

3．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验原理及实验资科

1．带清除和预置端的高速CMOS双JK负沿触发器74HC112外引线排列见图。

74LS161（74LS163）外部引脚图

2．二进制（十六进制）计数器74LS161（74LS163）

74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表如下。

74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图所示。

74LSl61（74LS163）的功能表

清零 预置 使能 时钟 预置数据输入 输出 工作模式 RD LD EP ET CP A B C D QA QB QC QD

0 × × × × （） × × × × 0 0 0 0 异步清零

1 0 × × DA DB DC DD DA DB DC DD 同步置数

1 1 0 × × × × × × 保 持 数据保持

1 1 × 0 × × × × × 保 持 数据保持

1 1 1 1 × × × × 计 数 加法计数

三、实验内容与步骤

(一) TTL JK触发器

1．复位、置位功能

将触发器芯片的一个J端，一个K端、RD和SD端各接到实验箱的一个“0”、“1”电平开关上(其余J，K端浮空)，CP接到实验箱的常"1"单次脉冲按钮开关上，Q和Q各接到一个电平指示灯上。接通芯片电源。操作电平开关，完成下表规定的实验内容。注意，在做表中第5行实验时，先将RD和SD接到同一个“0”、“1”电平开关上。操作完成后恢复原来的接线。记录时对第3～5行可作简要的文字说明。 74HC112外引线排列图 74LS161(74LS163)12345681514131211109VCCGND716RDCPABCDEPRCOQAQBQCQDETLD

时序逻辑实验报告（时序逻辑实验报告1）。实验目的1。掌握同步计数器的设计方法和测试方法。2掌握常用积分计数器的逻辑功能和使用方法。第二，lshd数字信号盒。该计数器不仅可用于计数，还可用于分频、定时和数字运算。在实际工程应用中，很少使用小型触发器构成计数器，而直接使用中型集成计数器。2（1）四位二进制计数器74ls161ү74lsl61是具有同步设置和异步清除功能的4位二进制加法计数器。其功能表如下表所示。74ls163是一个4位二进制加法计数器，具有同步设置和同步清除功能。其他函数与74lsl61相同，区别在于删除是同步的。此图显示两个管脚的外部示意图。表74lsl61功能表3。应用集成计数器实现了正常情况下的任意一种计数器。任何玛丽计数器的结构都可以分为三种类型。第一种类型是由触发器组成的简单计数器。第二种类型由一个集成的二进制计数器组成。第三种类型是移位寄存器，它由移位寄存器组成。在第一类中，您可以使用顺序逻辑电路进行设计。在第二类中，当计数器的模数m较小时，可以通过积分计数器来实现。当m较大时，可以通过级联多个计数器来实现。实现方法有两种：反馈设置法和反馈清除法。第三种类型是移位寄存器计数器，它由移位寄存器

组成。4实验电路：十进制计数器同步清除法、同步设定法、六边形回路输出、六边形分频电路图74ls161外部引脚图4。实验内容及步骤ї1。综合计数器实验ї根据电路图，使用介质集成计数器74ls163和“与非门74ls00”连接十进制计数器的同步设置或同步清零，输出连接到数码管或LED。然后以单个脉冲作为触发输入，观察数码管或发光二极管的变化，记录电路的计数过程和状态转换规律。根据电路图，用D触发器74ls7474构成一个六边形扭环计数器，输出端还连接到数码管或发光二极管上。然后用单个脉冲作为触发输入，观察数码管或LED的变化，记录电路计数过程和状态转换规律。注意观察电路是否能自动启动，否则不能将电路设置为有效状态。接下来，使用D触发器74ls7474形成自启动六边形扭环计数器，并重复上述操作。2分频实验根据实验原理图，由74ls163和74ls00组成方波输出六分频电路。选择合适的时钟输入方式和频率，用双轨示波器观察并记录时钟和分频输出信号的时序波形。5实验结果及数据分析1。同步清除十进制数加一。状态转换过程如下：分频实验成功实现了六频输出，输出波形为跟随：。实验总结和改进实验比较成功。通过这次测试，掌握了同步计数器的设计方法和