时序逻辑电路设计实验报告总结

实验五 时序逻辑电路实验

一、实验目的

1．掌握同步计数器设计方法与测试方法。

2．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验设备

1．直流稳压电源、信号源、示波器、万用表、面包板

2．74LS190、74LS393、74LS04

3．1kΩ电阻、发光二极管

三、实验原理

1．计数器

计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，

一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）

74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。

74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他

功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。

表5.1 74LSl61（74LS163）的功能表 清

零 预

置 使能 时钟 预置数据输入 输出 工作模式

RD LD EP ET CP ABCDQAQBQCQD 

0 × × × × 

（）××××0 000 异步清零

1 0 × × DADBDCDDDADBDCDD 同步置数

1 1 0 × × ××××保 持 数据保持

1 1 × 0 × ××××保 持 数据保持

1 1 1 1 ××××计 数 加1计数

3．集成计数器的应用——实现任意M进制计数器

一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单

计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成

的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。

第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可

通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,

是由移位寄存器构成的移位寄存型计数器。

4．实验电路：

十进制计数器

六进制扭环计数器 

具有方波输出的六分频电路 

《数字电子技术》课程实验报告

实验四：典型时序逻辑电路分析与设计实验

1、实验目的

1、掌握中规模数字集成电路同步计数器的基本工作原理和使用方法。

2、理解中规模数字集成电路同步计数器的基本工作特性。

3、掌握用中规模数字集成电路同步计数器实现任意进制计数器的基本方法。

4、了解同步计数器基本调试方法。

2、实验任务

1、4位二进制加法计数器74LS163功能分析（参考实验教材P356）

（1）参考图6.7.1，在实验板创建4位二进制加法计数器74LS163功能分析电路：① 计数；② 清零；③ 保持功能。

图6.7.1

（2）将检测结果记入自拟的表格中。

（3）将上电路改为在计数工作状态，输入时钟为10 kHz。利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系（至少一个周期以上）。

（4）选用器件：74LS163（4位二进制加法计数器）。

（5）选用仪器仪表：直流稳压电源＋5V、脉冲信号发生器、发光二极管、双踪示波器。

2、4位二进制加法计数器74LS163的应用1（参考实验教材P358） （1）采用4位二进制加法计数器74LS163和反馈归零法，设计十进制计数器电路。

（2）自拟实验方案，记录所设计的计数器有效状态转换。

（3）将上电路输入时钟改为10 kHz，利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。（注：至少一个周期以上）

（4）仪器仪表：直流稳压电源、数字万用表、发光二极管、脉冲信号发生器、双踪示波器。

（5）元器件：74LS163（4位二进制加法计数器）、74LS20（双4输入与非门）。

3、4位二进制加法计数器74LS163的应用2（参考实验教材P358）

（1）采用4位二进制加法计数器74LS163和反馈置数法，设计十二进制计数器电路。

（2）自拟实验方案，记录所设计的计数器有效状态转换。

时序逻辑电路实验报告

一、实验目的

1. 加深理解时序逻辑电路的工作原理。

2. 掌握时序逻辑电路的设计方法。

3. 掌握时序逻辑电路的功能测试方法。

二、实验环境

1、PC机

2、Multisim软件工具

三、实验任务及要求

1、设计要求：

要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→… 的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。

2、实验内容：

（1） 按要求完成上述电路的功能。

（2） 验证其功能是否正确。

四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程）

首先根据题目要求（即要完成1到9的奇数循环然后再0到8的偶数循环）画出真值表，如下图。画出真值表后，根据真值表画出各次态对应的卡诺图，如下图。然后通过化简卡诺图，得到对应的次态的状态方程；

然后开始选择想要用于实现的该电路的器件，由于老师上课时所用的例题是用jk触发器完成的，我觉得蛮不错的，也就选择了同款的jk触发器；选好器件之后，根据状态方程列出jk触发器的驱动方程。然后根据驱动方程连接好线路图，为了连接方便，我也在纸上预先画好了连接图，以方便照着连接。接下来的工作就是在multisim上根据画好的草图连接器件了，然后再接上需要的显示电路，即可完成。

五、实验电路（画出完整的逻辑电路图和器件接线图）

六、总结调试过程所遇到的问题及解决方法，实验体会

1、设计过程中遇到过哪些问题？是如何解决的？

在设计过程中最大的问题还是忘记设计的步骤吧，因为老师是提前将实验内容已经例题讲解给我们听的，而我开始实验与上课的时间相隔了不短的时间，导致上课记下来的设计步骤忘得七七八八，不过好在是在腾讯课堂上得网课，有回放，看着回放跟着老师的思路走一遍后，问题也就迎刃而解了，后面的设计也就是将思路步骤走一遍而已，没再遇到什么困难。

2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。

第二次实验是Quartus11原理图输入法设计，由于是第一次使用Quartus11软件，实验中遇到了不少问题，总结起来主要有以下几个：

（1）在创建工程并且编译通过之后得不到仿真波形

解决方法：经过仔细检查，发现在创建符号文件时，未对其重新命名，使得符号文件名与顶层文件的实体名一样。在改变符号文件名之后成功的得到了仿真波形。

（2) 得到的仿真波形过于紧密不便于观察

解决方法：重新对仿真域的时间进行设定，并且对输入信号的周期做相应的调整，最终得到了疏密有致的仿真波形。

实验总结及心得体会

通过本次实验我初步掌握了Quartus11的使用方法，并且熟悉了电路板的使用。在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。

实验操作中应特别注意的几点：

（1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。

（2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。

（3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。

（4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。

（5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。

心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。

第三次实验是用VHDL语言设计组合逻辑电路和时序逻辑电路，由于Quartus11软件在之前已经使用过，所以本实验的主要任务就是编写与实验要求相对应的VHDL程序。