下载文档原格式
三维封装技术创新发展（2020年版）先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起，才是未来发展的重心。
有了先进封装技术，与芯片设计和制造紧密配合，半导体世界将会开创一片新天地。
从半导体发展趋势和微电子产品系统层面来看，先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起，才是未来发展的重心。
有了先进封装技术，与芯片设计和制造紧密配合，半导体世界将会开创一片新天地。
现在需要让跑龙套三十年的封装技术走到舞台中央。
日前，厦门大学特聘教授、云天半导体创始人于大全博士在直播节目中指出，随着摩尔定律发展趋缓，通过先进封装技术来满足系统微型化、多功能化成为集成电路产业发展的新的引擎。
在人工智能、自动驾驶、5G网络、物联网等新兴产业的加持下，使得三维（3D）集成先进封装的需求越来越强烈，发展迅猛。
一、先进封装发展背景封装技术伴随集成电路发明应运而生，主要功能是完成电源分配、信号分配、散热和保护。
伴随着芯片技术的发展，封装技术不断革新。
封装互连密度不断提高，封装厚度不断减小，三维封装、系统封装手段不断演进。
随着集成电路应用多元化，智能手机、物联网、汽车电子、高性能计算、5G、人工智能等新兴领域对先进封装提出更高要求，封装技术发展迅速，创新技术不断出现。
于大全博士在分享中也指出，之前由于集成电路技术按照摩尔定律飞速发展，封装技术跟随发展。
高性能芯片需要高性能封装技术。
进入2010年后，中道封装技术出现，例如晶圆级封装（WLP，Wafer Level Package）、硅通孔技术（TSV，Through Silicon Via）、2.5D Interposer、3DIC、Fan-Out 等技术的产业化，极大地提升了先进封装技术水平。
当前，随着摩尔定律趋缓，封装技术重要性凸显，成为电子产品小型化、多功能化、降低功耗，提高带宽的重要手段。
先进封装向着系统集成、高速、高频、三维方向发展。
2009年全国博士生学术会议 科技进步与社会发展跨学科学术研讨会论文集三维（3D）叠层封装技术及关键工艺郑建勇，张志胜，史金飞（东南大学机械工程学院，江苏南京，211189)摘要：三维（3D）叠层封装技术是一种可实现电子产品小尺寸、轻重量、低功耗、高性能和低成本的先进封装技术，该技术已广泛用于手机、数码相机、MP4及其他的便携式无线产品。
文中对3D叠层封装技术进行了简要介绍，重点分析了三维叠层封装技术的分类和关键工艺，阐述了三维叠层封装技术的优点，并对3D叠层封装技术所面临的一些问题和应用前景进行了分析。
关键词：3D叠层封装技术；封装工艺；芯片堆叠；封装堆叠Integrated Circuit Three Dimension Stacked Packageand Its Key TechnologyZheng Jian-yong, Zhang Zhi-sheng, Shi Jin-fei(Department of Mechanical and Engineering, Southeast University, Nanjing ,Jiangsu,211189)Abstract: In recent years, the increasing demands for the high performance integrated circuit devices have led to the development of multi-die stacking technology in a single package. The 3D (three dimension) stacked package technology is developing trend of the integrated circuit advanced high-density packaging, which can easily meet the developing of smaller footprint, lower profile, multi-function, lower power consumption and lower cost for the cell phones and consumer products like digital cameras, MP4, PDA and other wireless devices. Some correlative concepts of the 3D stacked package have been proposed in this paper. Firstly, the development trends and the general classifications of 3D stacked package have been introduced. Furthermore, in order to compare with the traditional 2D package (MCM), the advantages of the 3D stacked package technology have been discussed, and it also briefly states the technical challenges that 3D stacked package technology must be faced. In addition, the potential applications that may take advantage of 3D stacked package technology are discussed.Keywords: Integrated circuit; 3D stacked package; Advantages; Application1 引言随着手机、PDA、数码相机、MP4等移动消费型电子产品对于功能集成、大存储空间、高可靠性及小型化等封装的要求程度越来越高，在MCM（多芯片组件）X、Y平面内的二维封装的基础上，沿Z方向堆叠的更高密度的三维封装技术得到了充分发展。
三维芯粒堆叠封装技术
三维芯粒堆叠封装技术，也称为3D封装，是一种在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。
相较于传统的2D封装，3D封装具有更小的封装面积、更低的功耗以及超大的带宽。
这种封装技术通过在垂直方向上堆叠芯片，可以大大提高芯片的性能和集成度。
三维芯粒堆叠封装技术主要通过以下两种方式实现：
1.封装内的裸片堆叠：这种方式主要是将多个芯片直接堆叠在一起，通过金丝键合或者其
他连接方式实现芯片之间的互连。
这种方式可以实现较高的集成度，但连接复杂度和成本也相对较高。
2.封装堆叠：这种方式是将已经封装好的芯片再次进行堆叠，通过外部连接实现芯片之间
的互连。
这种方式相对简单，成本较低，但集成度可能受到一定限制。
在三维芯粒堆叠封装技术中，TSV（Through Silicon Via）技术是一项重要的技术。
TSV技术可以穿过硅基板实现硅片内部垂直电互联，这项技术是目前唯一的垂直电互联技术，是实现3D先进封装的关键技术之一。
TSV技术通过垂直互连减小了芯片间互联长度和信号延迟，降低了电容，实现了芯片间的低功耗和高速通讯，大幅提升了提升芯片性能，是解决摩尔定律失效的重要技术之一。
此外，三维芯粒堆叠封装技术还需要解决一些可靠性问题，如不同芯片之间的热匹配、应力匹配等问题。
同时，由于需要在垂直方向上进行堆叠，因此还需要考虑散热、测试以及维修等问题。
总的来说，三维芯粒堆叠封装技术是一种具有很高潜力的封装技术，可以大大提高芯片的性能和集成度。
然而，它也需要解决一些技术难题，并在实际应用中进行验证和优化。
3d封装工艺流程3D封装工艺是一种先进的封装技术，可实现芯片堆叠和三维集成。
以下是3D 封装工艺流程的主要步骤：1. 芯片制备：首先，在硅片上制备出具有不同功能的有源芯片和无源芯片。
这些芯片可以是基于不同材料和工艺制作的，例如CMOS、EEPROM、MOSFET等等。
这些芯片将在后续的工艺流程中用于构建三维集成电路。
2. 基板制备：为了实现芯片的垂直连接，需要使用基板作为支撑和连接材料。
基板通常由高导热性和高电导率的材料制成，例如铜、铝等。
基板上需要制备出凸点和连接线路，以便后续的连接工艺。
3. 芯片贴装：将有源芯片和无源芯片贴装在基板上。
贴装方法可以采用传统的引线键合或倒装焊技术。
在贴装过程中，需要保证芯片的位置和角度精度，以确保后续的连接工艺能够顺利进行。
4. 连接工艺：在贴装完毕后，需要采用引线键合、倒装焊或凸点连接等方法，实现芯片与基板之间的连接。
这些连接方法需要根据不同的应用需求进行选择和优化。
5. 封装保护：在完成连接后，需要采用合适的封装材料和工艺，将整个三维集成电路进行封装保护。
常用的封装材料包括塑料、陶瓷和金属等。
在封装过程中，需要注意保护好内部电路，并确保封装后的可靠性和稳定性。
6. 测试与校准：完成封装后，需要对三维集成电路进行测试和校准。
测试内容可以包括电路性能、电气特性、热特性、机械性能等方面。
根据测试结果进行校准和调整，以保证电路的性能达到预期要求。
以上是3D封装工艺流程的主要步骤。
在实际应用中，根据不同的需求和设计要求，可能还需要进行其他优化和改进。
3D封装工艺的发展为芯片集成和三维集成提供了广阔的应用前景，可以应用于电子器件、通信设备、医疗设备等多个领域。
同时，随着技术的发展和创新，3D封装工艺也将不断得到优化和改进。
3d封装芯片的分类3D封装技术是一种将芯片封装在垂直方向上进行堆叠的先进封装技术。
通过这种技术，可以大大提高芯片的集成度和性能，满足现代电子产品对于体积小、功耗低、性能高的需求。
以下将对3D封装芯片进行分类和介绍。
一、硅基3D封装芯片硅基3D封装芯片是将多个芯片通过硅基层进行堆叠封装的技术。
硅基3D封装芯片具有封装密度高、功耗低、信号传输速度快等优点。
其中，通过硅互连技术实现芯片之间的互连，可以大大提高芯片之间的通信速度和带宽。
硅基3D封装芯片广泛应用于高性能计算、人工智能、移动通信等领域。
二、堆叠封装芯片堆叠封装芯片是将多个芯片通过垂直堆叠的方式进行封装的技术。
堆叠封装芯片具有体积小、功耗低、性能高等优点。
通过堆叠封装技术，可以将多个功能单元集成在一个芯片中，实现多种功能的同时，减小系统的体积和功耗。
堆叠封装芯片广泛应用于移动设备、可穿戴设备等领域。
三、系统级封装芯片系统级封装芯片是将整个系统集成在一个芯片中的封装技术。
系统级封装芯片具有集成度高、功耗低、体积小等优点。
通过系统级封装技术，可以将处理器、内存、存储等多个功能模块集成在一个芯片中，实现系统级集成，提高系统的整体性能和功耗效率。
系统级封装芯片广泛应用于智能手机、平板电脑、电视等消费电子产品。
四、无线通信封装芯片无线通信封装芯片是将无线通信模块集成在一个芯片中的封装技术。
无线通信封装芯片具有体积小、功耗低、传输速率高等优点。
通过无线通信封装技术，可以将射频芯片、基带芯片等功能模块集成在一个芯片中，实现无线通信的高速稳定传输。
无线通信封装芯片广泛应用于移动通信、物联网等领域。
五、MEMS封装芯片MEMS封装芯片是将微机电系统（MEMS）器件集成在一个芯片中的封装技术。
MEMS封装芯片具有体积小、功耗低、响应速度快等优点。
通过MEMS封装技术，可以将传感器、执行器等功能模块集成在一个芯片中，实现多种传感和执行功能。
MEMS封装芯片广泛应用于汽车电子、医疗设备、智能家居等领域。
微电子器件封装技术的优化与创新微电子器件是现代电子技术的基础，它的封装技术也是电子制造业中不可或缺的一部分。
随着科技的发展和创新，微电子器件封装技术也在不断地进行优化和创新，以满足日益增长的市场需求。
本文将探讨微电子器件封装技术的优化与创新，以及未来的发展趋势。
一、微电子器件封装技术的发展历程微电子器件封装技术最初出现在20世纪50年代。
当时的封装方式主要是使用外框、连接线、引脚等元器件进行封装。
后来，随着集成电路技术的不断发展，微电子器件的封装技术也在不断地进行更新换代。
目前，微电子器件的封装方式主要分为裸芯片封装和模块化封装两种。
其中，裸芯片封装是指将芯片直接固定在印刷电路板上，并进行导线连接，免去其他部件的使用；而模块化封装则是将芯片、电源、传感器等元器件放置在一起，形成一个整体模块。
二、微电子器件封装技术的优化与创新1. 封装材料的多元化在传统的微电子器件封装技术中，使用的封装材料主要是塑料和陶瓷。
但随着人们对封装材料性能的要求不断提高，越来越多的新型封装材料也被引入使用。
例如，金属基板、硅胶、环氧树脂等材料的应用，可以提高封装材料的耐热性、耐腐蚀性以及抗震动性能，进一步提高了微电子器件的可靠性和性能稳定性。
2. 封装工艺的精细化封装工艺的精细化是微电子器件封装技术创新的另一个方向。
目前，很多公司都在研究和使用微纳米技术，将封装工艺做的更加细致化。
例如，采用微纳米技术可以实现微纳米级别的电子线路制作和微型结构制造，使得微电子器件封装更加精细化。
3. 三维封装技术三维封装技术是指将芯片垂直堆叠，以达到空间利用效率的最大化。
与传统封装技术相比，三维封装技术具有更小的体积、更高的集成度和更快的传输速度等优点。
这种技术的应用已经广泛进入到手机、电脑、平板等产品中，有望成为未来微电子器件封装技术的发展趋势。
三、未来的发展趋势1. 大规模集成未来的微电子器件封装技术将实现更高的功率密度、更多的信号处理功能、更快的运算速度和更低的功耗水平。
三维集成电路的设计与封装技术研究三维集成电路（3D-IC）是一种新型的集成电路技术，它可以将多个芯片以垂直方向堆叠在一起，从而实现更高的集成度和更好的性能。
与传统的二维集成电路相比，三维集成电路具有更小的尺寸、更高的带宽和更低的功耗。
在过去的几年中，三维集成电路的设计与封装技术得到了广泛的研究和应用。
首先，三维集成电路的设计技术是实现其高性能和高集成度的关键。
在设计过程中，需要考虑芯片的布局、信号传输和散热等因素。
芯片的布局要尽可能紧凑，以减小信号传输的距离和功耗。
同时，还需要考虑散热问题，避免堆叠芯片之间的热耦合效应。
为了解决这些问题，研究人员提出了许多优化算法和设计方法，例如基于图论的布局算法、基于模型的散热优化方法等。
其次，三维集成电路的封装技术是实现其可靠性和可制造性的关键。
在封装过程中，需要将多个芯片堆叠在一起，并实现它们之间的电连接和热连接。
为了实现可靠的电连接，研究人员提出了多种封装技术，例如通过硅通孔实现的垂直互连技术、通过铜柱实现的直通互连技术等。
这些技术可以有效地减小信号传输的延迟和功耗。
同时，为了实现可靠的热连接，研究人员还提出了多种散热技术，例如通过金属层实现的热传导技术、通过流体冷却实现的热传输技术等。
这些技术可以有效地降低芯片的工作温度，提高其可靠性和性能。
最后，三维集成电路的设计与封装技术在许多领域都得到了广泛的应用。
例如，在移动通信领域，三维集成电路可以实现更高的数据传输速率和更低的功耗，从而提高用户体验和延长电池寿命。
在计算机领域，三维集成电路可以实现更高的处理能力和更小的尺寸，从而提高计算机的性能和便携性。
在医疗领域，三维集成电路可以实现更高的信号处理能力和更小的医疗设备，从而提高医疗诊断和治疗的效果。
总之，三维集成电路的设计与封装技术是实现其高性能和高集成度的关键。
通过优化芯片的布局、信号传输和散热等因素，可以实现更高的集成度和更好的性能。
同时，通过优化封装技术，可以实现可靠的电连接和热连接。
八. 微系统三维集成关键工艺技术❑8.1 微系统三维集成工艺——基于TSV的芯片叠层关键工艺；❑8.2 微系统三维集成工艺——先进多层基板技术®Miao Min, BISTU,2009，All rights reserved1微/纳加工技术八. 三维集成关键工艺●2D组装与集成的局限☐Moore定律（等比例缩小）●3D组装与集成的优势☐革命●3D微/纳加工plus 组装vs CMOS IC工艺☐Moore定律与Beyond Moore®Miao Min, BISTU,2009，All rights reserved3微/纳加工技术八. 三维集成关键工艺●MEMS界的观点：®Miao Min, BISTU,2009，All rights reserved5微/纳加工技术八. 三维集成关键工艺●3D微/纳集成与先进封装☐先进封装是最终集大成者®Miao Min, BISTU,2009，All rights reserved7微/纳加工技术八. 三维集成关键工艺8.1 微系统三维集成关键工艺技术——基于TSV的芯片叠层关键工艺☐1. TSV（穿硅孔）工艺❑2. 芯片减薄工艺❑3. 芯片堆叠工艺❑4. 下填充及其他❑5. 市场与展望●TSV（Through-Si-Via）的价值☐提供芯片两侧、中间层两侧直接的电连接，散热通道。
—高密度、布线灵活。
®Miao Min, BISTU,2009，All rights reserved9微/纳加工技术八. 三维集成关键工艺●TSV芯片叠层成套技术选择☐多种多样，但正在凝聚为3至5种平台®Miao Min, BISTU,2009，All rights reserved 11Source:Aviza 和Yole Development深宽比AR 3:1～5:1深宽比AR 3:1～10:1通孔宽度20－50um 通孔宽度5～20umCD 控制较为宽松需要严格的CD 控制，IDM 或封测厂拥有IDM后期设计阶段介入BEOL 或Bonding 之后CMOS 或BEOL 之前Via-lastVia-first ●TSV 芯片叠层成套技术与现有技术的连接☐先通孔（via-first ）、后通孔（via-last ）还是中通孔（via －middle ）技术？—Via First 和Via Middle ，Fab 厂前端金属互连前进行，需要掌握CMOS 工艺的修改权；－Via last ，封测厂中进行，不改变Fab 接口，但不能充分利用芯片面积排布Via 。
- 1 -微系统三维（3D ）封装技术杨建生（天水华天科技股份有限公司，甘肃 天水 741000)摘 要：文章论述塑料三维（3D ）结构微系统封装技术相关问题，描述了把微电机硅膜泵与3D 塑料密封垂直多芯片模块封装（MCM-V ）相结合的微系统集成化。
采用有限元技术分析封装结构中的封装应力，根据有限元设计研究结果，改变芯片载体结构，降低其发生裂纹的危险。
计划采用板上芯片和塑料无引线芯片载体的替代低应力和低成本的3D 封装技术方案。
关键词：有限元；微系统；封装技术；塑料无引线芯片载体；热机械应力；三维中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2011）10-0001-063D Packaging for MicrosystemsYANG Jian-sheng（Tianshui Huatian Technology Co ., Ltd ., Tianshui 741000,China ）Abstract: Issues associated with the packaging of microsystems in plastic and three-dimensional (3D) body styles are discussed. The integration of a microsystem incorporating a micromachined silicon membrane pump into a 3D plastic encapsulated vertical multichip module package (MCM-V) is described. Finite element techniques are used to analyze the encapsulation stress in the structure of the package. Cracks develop in the chip carrier due to thermomechanical stress. Based on the results of a fi nite element design study, the structures of the chip carriers are modi fi ed to reduce their risk of cracking. Alternative low stress 3D packaging methodologies based on chip on board and plastic leadless chip carriers are discussed.Key words: fi nite element; microsystem; packaging; PLCC; thermomechanical stress; 3D收稿日期：2011-07-261 引言微系统是一种微型化的材料诸如硅、金属和塑料的阵列。
与标准的集成电路器件不同，它包含动态元器件诸如泵或膜，这些元件主要是应付与外部环境有关的形变。
需要对微系统进行封装，使其在最极端环境中具有可靠性。
如同集成电路封装一样，微系统封装的主要作用之一就是为微系统提供结构稳定性。
成功的封装设计要求对封装材料问题、器件性能及其可靠性方面的知识细节的理解。
对低成本、高容积的微系统器件产品而言，实际中已使用标准的IC 封装设备、工艺和材料诸如划片、粘片、压焊、塑封、打印及切筋成形等。
残余应力和杂散力是传感器封装中不稳定性和参数漂移的主要原因，应力常常随着温度改变，因此设计的传感器要考虑到在热改变环境中运作的状况。
对压力传感器应有对压力响应的温度依赖性。
设计的微传感器应具有在液态或高湿度环境中的功能，湿度渗透的结果会导致频繁的失效。
当选择湿度保护密封剂时，密封剂的粘附性与渗透性一第11卷第10期- 2 -电 子 与 封 装样重要。
材料接口间粘附性的损失导致内部应力状况的改变。
这会产生塑料裂纹，以及在材料接口上方剥离快速蔓延。
剥离为湿度进入提供了简单通道。
微系统封装与IC封装之间的根本差异之一在于微系统通常与其所处环境之间相互影响。
这与IC封装不惜一切代价把湿气排除在外的目的相冲突。
微系统额外的约束就是其必须保护其内部材料和使其免受环境影响，以免发生不理想的反应或环境的污染。
这对应用于生物医学、药品食品处理行业的传感器是特别重要的。
三维（3D）封装潜在地考虑微型化及获得高集成化的条件，文中给出了3D IC封装的关键背景，这构成了详细的3D微系统封装技术，特别是探讨了三个不同叠层结构应用于把微电机膜泵与传感器芯片结合的微系统的研发，作为流体分析系统的一部分，陈述的重点在于封装本身的可靠性问题。
2 3D封装技术样品目前，传统封装技术诸如塑料方形扁平封装（PQFP）和薄型方形扁平封装（TQFP）没有效益空间，传统封装技术（单芯片封装）容量有效，空间无效（芯片容积与封装容积的比率小于1%），由于高IC到IC元器件线路长度降低了这些封装的性能。
对更高管脚数的需要将应变置于传统封装之中，电信号再分布和机械稳定性或保护，是批量和空间的最大消耗者。
然而，随着球栅阵列封装（BGA）和芯片规模封装（CSP）的研发，封装技术将变得更有效，封装面积仅仅大于芯片面积。
二维（2D）封装技术不适合于在航空航天应用中要求高密度的高级封装技术，为了克服此限制，采用MCM技术（多芯片模块）或遵循一些3D封装技术的计划是必需的。
在3D封装中叠层程序必须在垂直方向上分隔和调整芯片。
存在很多不同的叠层形式：其一，嵌入式方法，通常把较小的芯片压焊到一起渐进地叠层；其二，折叠技术法，把单个芯片安装到柔性基板上并折叠到3D形体中。
折叠技术法适用于微系统封装，因为折叠技术法潜在地考虑到在单个单元中把电子和机械元器件集成化和组合化。
3D叠层技术已获得航天应用的有效的高密度，该技术把芯片安装在FR4基板上，叠层并随后密封。
图1示出了此3D垂直多芯片模块（MCM-D）封装技术得到64GB/I的存储密度。
模块用塑料密封质量低，为航天应用的理想产品。
MCM-V结构的功能性和可靠性已得到充分证明，应用于质量存储器。
图1 三维MCM-V叠层存储器模块图2热驱动泵模块结构图3 三维微系统封装技术研讨与不同的技术诸如微电子学、光学、化学传感器、压力传感器集成化有关的微系统集成，主要包括基于各种材料的硅融入3D微系统之中。
一些应用，例如环境监测系统的操作就是热方面激活微电机硅膜泵，设计通过泵的运动提供流体给化学传感器分析。
整个微系统包含完全集成于单个塑料密封的3D MCM-V信号处理和电源模块。
为了确保器件有效工作，微系统封装的塑料密封器件是关键，潜在考虑其广泛应用于IC封装行业的低成本的标准制造工艺。
虽然塑料密封通常与高容积封装有关，但是并非所有的系统都需要高容积封装。
微泵结构如图2所示，它包括产生热的微电机硅膜，背部压力通过驱动器提供，使膜发生扭曲，如图中虚线部分所示。
驱动器由置于包含三个阀门的铝基板上的金属电阻器构成，中间阀门的功能是保持微泵腔内部内外压力的平衡，其余阀门控制流体的流入和流出。
膜的变形造成通过一个方向流出阀排出流体，通过重复使膜变形和阀门的打开和关闭，流体与进行化学分析的化学传感器芯片接触，对微泵的热驱动模拟和阀门的动态特性进行描述。
在化学传感器模块的下方叠层安置功率和信号处理模块。
3.1 微泵模块装配第11卷第10期- 3 -杨建生：微系统三维（3D 封装技术微泵模块主要由两个主要元件构成，第一个元件为图2所示的通过有三个阀门的氧化铝基板的驱动器，第二个元件为包含用于阀门的一层薄膜和两个“孔”的大容量微电机硅基板。
制造的膜的不同尺寸为4cm ×4cm 、3cm ×3cm 、2cm ×2cm ，厚度40μm 。
通过刻蚀基于KOH 溶液切割硅晶圆片使扣上膜的风险最小化，微泵模块由芯片载体支持，硅及FR4是适用的载体材料，选择大容量微电机硅作为主要的载体材料，由于较低的TCE 与芯片匹配，因此刻蚀“腔”及硅外部的微泵密封元件是可能的。
制造如图3所示的两种不同的硅载体基板，上层基板包含微泵测量腔，下层基板为设计承载多个传感器、功率、信号处理芯片和其他集成电路的标准基板。
两个基板的外形尺寸为48cm ×1.8cm ，有允许基板模块垂直叠层的校准洞，采用钻石锯把结构降到最终尺寸的切割窗口或槽。
图3 有矩形切割槽及对准孔的一体化微机械硅载体基板图4 包括基于硅垫片法的单个泵及传感器模块叠层的3D 装配图图5 对准/引导孔周围基板密封剂剥离现象的SAM 图像图6密封的三个基板块在硅基板中的裂纹断面图图4示出了在准备好的密封模塑中显示出两个装配的元件，微泵和传感器芯片的微泵模块的叠层结构。
整个结构在80℃时用低应力塑料密封剂模塑，在140℃时固化，接着把温度降到室温。
固化后，使用钻石锯切下封装达到其最终尺寸，在边上近似于10mm 硅基板和密封剂之间TCE 不匹配，与基板尺寸（4.8cm ）有关联，在结构中确保构建残余应力。
采用扫描电子显微镜（SAM ）分析装配的部件，寻找由于密封之后构建应力出现的剥离和裂纹现象。
图5为引导孔附近基板密封剂剥离的SAM 图像。
图6示出了通过在裂纹附近包含三个基板的封装抛光断面图。
发生裂纹的硅载体基板是清晰可见的，实施微系统密封的三维有限元分析，使硅基板中发生裂纹现象的风险最小化。
3.2 装配应力的模拟当用塑料密封时，由于结构从模塑温度冷却到室温，封装内部各种不同材料的机械特性之间不匹配，结构易受压缩应力约束。
塑料的TCE 近似于硅的5倍（塑料的TCE 为15×10-6/℃，硅的TCE 为3.24×10-6/℃）。
因此，在硅中聚集大量压缩应力，塑料中聚集张力在塑料和硅基板之间的接口处形成剥离的剪切应力。
图7示出了在硅基板中有矩形切割窗或槽的叠层芯片装配的四分之一对称的有限元模型图。
最初槽的形状是方形的，如图3所示，有限元模拟表明剪切应力集中在槽末端的硅载体中。
135N/mm 2划片期间，划片刀穿过应力高度集中区域，使其发生如图6所示的裂纹现象的可能性大增。
图8示出了改变后的槽设计。
工程判断实际上把槽末端的高应力区域从划片区域移走是有益的；有限元设计研究的结果在硅基板中锯点（如图9所示点A ）处的应力集中。
图9采用发生裂纹问题的有限元分析，概要地表明了芯片、基板和不同槽的构造的第11卷第10期- 4 -电 子 与 封 装图7 引导孔和矩形切割窗的3D 模块1/4有限元模型图8 修改后的T 型槽设计1/4有限元固态模型相对位置。
