ESD
- 格式:pdf
- 大小:100.43 KB
- 文档页数:2
半导 体公 司从 I / O尺 电路设 计 ( T) O的 尺寸基本上 没有发 生什 么变 化 。 高教利用 来完 成 。 目 MF 。 而 / 0 前, 通过采用紧凑型的静电放电( S 寸的缩 小 中获 利 : I 尺寸 的缩小 又 E D) 与传统 技术相 比,在典 型 的 01 .8
租发检发的件R 体T端 V】罢管 性‘ 以动 何 的动 态触 发 电路 )来 完成 。图 3示 出 触来测生事 ( 两的s,接 。 能 可 自完 墨 F -2 井 SM Ji 、 2  ̄2 ) F 它
通不导通的晶体管触点 ( 加于G 的 V S 偏压信号) 3 G3 成 。晟初 的设计 采用 了大量 了一种 已在 硅芯片上 得到证 实 的 输 c内核 内 因而能够增加 10美元甚至更多的收 0
。 部 的小信 号 ( A 计 )与电子子 系统 人 ) 以¨
●电压 钳位效 率提高 3 % 0
●接 通 电阻改进 5 % 0 ●面积性 能提高 1 ~2倍
周 围的其他 信号 ( m 以 A计 ) 之间通 信
一
须 在片上采 取相应 的 E D保 S 护设 计 ,从而 导致 芯 片 尺寸
变大 。
的稳 流 或硅化物 阻 隔 , 而可 以采用 过程
后端 元件 ( 触硅 、 聚合物 和硅化 物 如 触
多 晶硅 ) 来形 成一 个稳流 网络 。这种 方
要进行 E D 保护 设计 , S
法 的关键 是稳流 电阻 “ 分段 概 念 的引
维普资讯
用
E D技术沿着 l 内核 的小型化 方 向压 缩 I S C 1 0尺寸
ES Te h o o y S rn sI D c n lg h i k / Os
稳 MB 自 05 m C S工艺 问世 以来 ,/ 在 。 流电阻 的设 置 可通过 硅片 面积 的 合 并 稳流 电路 布 局 ( C)和多 触点 . MO I
达 数 安培 的 电流 : 因此 ,必
硅 芯片设计 解决 方案与 C MOS工 艺 完全兼 容 , 无需 进行 工艺 变更 以及特
殊或 额外 的掩模 =这里 ,需要 改变三 种
传统 的做 法 : 第 一 种 改 变就 是 要 了解 在 提 供 片 上 E D 保 护 的时候并 不需 要有效 面积 S
就 必须 对大 电流 的静 电放 电 日 l 在 D B 器 E 件的截面目中 通过插凡已 ・ 建的电阻陛 稳流网 人 : 图 1 图 2所示 , 如 和 采用 多个并联 提供 适 当的稳 流 处理 。传 统 扩散具 有抗 E 。 性能 ‘ 视布局日 高 电阻来 形成 s =顶 。 个 通用 的 、 具有 低 串联
得 驱动器 和 E D 晶体 管 的 状态 以导 通 E D 电流 。现在 ,让我们 S S 整 体 布 局 非 常 紧 凑 ( 图 采用 多 触 点 晶体 管 的 不均 匀 导 通状 态 见
2) :
来 检 测正在 发生 的 E D。可 以导 出一 S
第 j 种 传 统 做 法 的 变 个偏 压信号 以接通所有 的 晶体管 触点 , 化 是 不 再 考 虑 多 触 点 晶 体 这能够 通过 采用最小 总宏稳 流 ( 需任 无
一
的做 法 是在灵 敏 器件 ( 为 多 NMOS晶体管 )中提供具 有 有 效硅 问隙 的稳 流 电阻 。这
。
电阻的抗 E D器件。 S
该技术 不仅 提供 了卓越 的 E D 性 S
能 ,而且 不再 需 要硅化 物阻 隔。
样做虽能解决问题 ,但却付
出 了高 昂的代 价 :稳 流 电阻
随着 近 期几 种 在硅 芯 片
共用以便 为 2 ( 十 而不仅仅 是 1 十)晶体管解点提供稳流
MB 相 上得 到证 实 的设 计创 新 方案 图 2 在 舍并稳流 电路 ( C)布局中, 同的硅资源可以被 法对于I / O晶体管宽度的每个有效微米
的 出现 ,上述 现象 已不 复 存
都是起作用的。
这 种 新颖 的设 计解 决 方 案 采 用 了
所 必需 的元 件 : 需要 考虑对 I 晶体 管 运用 分段器件 设 }的后 端稳流 ( E 、 / O f B B) 以减 小 I c体积 : 这些 晶体管 非 常宽 ( 达几 百v m,而内核 中的晶 体管仅宽 1 n 右 ) 左 g u 。 此外 , 可对 I c产量构 成 威 胁 的静 电放 电也会 形成 高
2 世 电 元 件 嚣 帆J界 子 器
维普资讯
De i n xf s&
加倍, 就可 合并相邻 晶体 多触 点晶体 管 。当发生 E D 时 ,至 少 S
管 触点 的稳 流 区域 , 而使 有 一个 晶体 管触 点 将 触 发 至其 快 反 向 从
设 计技术 ,IO 可 以 与 I 内核一 道被 将 导致 I / c c体积 的缩小 ,从 而使 得每块 n C l MOS工艺 中, E MBC和 MF B B、 T
压缩 。
芯 片能够 生产 出更多 的 I 每块 芯 片 , 的组合 能够产生 以下结 果 : C(
●E D性能 提高 6 % S 0
占用 了很 大 的硅 片面 积 ,从
对于精密 电阻 , 拟电路设计人员 模 通常采用硅 化物阻隔 ,对他们 而言这样 做 的好 处在 于 显著减 小 了漏・ 寄生 电 阱 容( 比较~下最 小的漏极扩散 与 3 4t ~1 t m 的 有效稳 流 漏极 扩散 ) 。而且 ,这 种 做
而增 加 了成本 。
的宏稳 流 电阻 .它们 的作 用 于最 多 1 个 触 的 5 p N 6 0r MO 晶体 o S
第 二种 传 统 做 法 的变 化 是 要 知 晓 是 在单 触点导 通较小 的 E D 电流时迅 s