当前位置：文档之家 › 数字电子技术ch11

数字电子技术ch11

  • 格式：ppt
  • 大小：620.50 KB
  • 文档页数：38

下载文档原格式

  / 38

合集下载

《数字电子技术》详细目录

《数字电子技术》详细目录

《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5 带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路* 4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3 移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。

数字电子技术基础第11章

数字电子技术基础第11章

第11章 VHDL数字系统设计实例 数字系统设计主要分系统设计和逻辑设计两个阶段。
(1) 这是设计过程的第一阶段，要求对设计任务进行透彻 了解，并在此基础上决定设计任务和系统整体的功能、输
(2)描述系统功能，设计算法。
第11章 VHDL数字系统设计实例
描述系统功能是用符号、图形、文字、表达式等形式 来正确描述系统应具有的逻辑功能和应达到的技术指标。 设计算法是寻求一个解决问题的步骤，实质上是把系统要 实现的复杂运算分解成一组有序进行的子运算。描述算法 的工具有算法流程图、算法状态机图（ASM,Algorithmic stateMachine）、方框图、硬件描述语言等。在上述描述方 法中，硬件描述语言是一种最容易向计算机输入，由计算 机自动处理的现代化方法。方框图用于描述数字系统的模 型，是系统设计常用的重要手段，它可以详细描述系统的 总体结构，并作为进一步设计的基础。
第11章 VHDL数字系统设计实例
(3) 算法明确后，根据算法选择电路结构，并将系统划分 为若干个子系统。若某部分规模仍然较大，则可进一步划 分。划分后的多个部分应逻辑功能清楚，便于进行电路设
(4) 描述系统功能的输入方式有多种，常用的有原理图输 入法、硬件描述语言输入法、波形图输入法等。可以采用
sel:outstd—logic—vector(2 downto 0); 3
en:outstd—logic );
第11章 VHDL数字系统设计实例
end keyboard; architecture arc—keyboard ofkeyboard is begin
process(k) begin
case k is when ″11111110″=>sel<=″001″;

数字电子技术英文版第十一版课程设计

数字电子技术英文版第十一版课程设计

数字电子技术英文版第十一版课程设计IntroductionThis course design ms to provide students with the opportunity to apply the knowledge and skills they have learned in digital electronics technology to solve real-world problems. The course design involves designing and building a digital system using programmable logic devices, designing various digital circuits using computer-ded design tools, and prototyping and testing the designed systems using experimental techniques.Course ObjectivesBy the end of this course, students are expected to:•Understand the basic principles of digital electronics technology•Be proficient in programming programmable logic devices•Be able to design, simulate, and verify digital circuits using computer-ded design tools•Be able to apply experimental techniques to prototype and test digital systems•Be able to work effectively in a team environmentCourse OutlineTopic 1: Introduction to Digital Electronics TechnologyIn this topic, students will learn the basic principles of digital electronics technology, including number systems, logic gates, Boolean algebra, combinational circuits, and sequential circuits.Topic 2: Programmable Logic DevicesIn this topic, students will learn how to program programmable logic devices (PLDs) using hardware description languages (HDLs), such as VHDL and Verilog. Students will also learn how to implement various digital circuits using PLDs, such as combinational logic circuits, sequential logic circuits, and state machines.Topic 3: Computer-ded Design of Digital CircuitsIn this topic, students will learn how to use computer-ded design (CAD) tools, such as Xilinx ISE and ModelSim, to design, simulate, and verify digital circuits. Students will also learn how to use these CAD tools to implement the designed circuits using PLDs.Topic 4: Digital System DesignIn this topic, students will learn how to design and implementdigital systems using PLDs. Students will work in teams to design a digital system that solves a real-world problem, such as a traffic light controller or a digital clock.Topic 5: Prototype and Testing of Digital SystemsIn this topic, students will learn how to prototype and test the designed digital systems using experimental techniques, such as oscilloscopes and logic analyzers. Students will also learn how to debug the designed systems and analyze their performance.Course AssessmentThe course assessment will include the following components:•Individual assignments (30%)•Group project (40%)•Final exam (30%)The individual assignments will ass ess students’ understanding ofthe basic principles of digital electronics technology and their ability to program PLDs using HDLs. The group project will assess students’ ability to work effectively in a team environment, their ability to design and implement a digital system that solves a real-world problem, and their ability to prototype and test the designed system. The final exam will assess students’ overall understanding of the course materials.ConclusionThis course design provides students with the opportunity to applythe knowledge and skills they have learned in digital electronics technology to solve real-world problems. Students will learn how to program PLDs using HDLs, design various digital circuits using CAD tools, design and implement digital systems that solve real-world problems, andprototype and test the designed systems using experimental techniques. Students are expected to work effectively in a team environment and demonstrate their proficiency in digital electronics technology.。

电路课件-ch11

电路课件-ch11

线性 网络
H(j) UI((jj))
H(j) UI((jj))
驱动点阻抗 驱动点导纳
2020/7/13
8
2020/7/13
8
转移函数(传递函数)
I1(j)
I2(j)
U1(j)
线性 网络
U2(j)
H(j)
I2(j) U1(j)
转移 导纳
H(j)
U2(j) U1(j)
转移 电压比
H(j)
U2(j) I1(j)
UL= UC =QU >>Us0
选择特定频率信号接收
电容电感中出现过电压
2020/7/13 2020/7/13
击穿设备绝缘 18 18
3. RLC串联电路谐振时的特点
⑤ 谐振时的功率
P=UsI0cos ＝UsI0 ＝RI02 =Us2/R
电源向电路只输送有功功率，电阻功率达最大。
Q U si I n Q L Q C 0
GjB
ω0CR2
ω0L (ω0L)2
0
2020/7/13 2020/7/13
ω0 L1C(R L)2
32 32
2.电注感线意圈与①电容电器路的发并生联谐谐振振 是有条ω件0 的，L1在C电(路R L)参2
数一定时，满足：
1 (R)20, 即R L时可 , 以发生谐
LC L
C
② 一般线圈电阻R<<L，则等效导纳为：
(ω)arctaωnLR[ω1C]
相频 特性
幅频 特性
|Z ( )| |Z( )| XL( )
( )
X( ) /2
R
o
0
XC( )
o
0
–/2

数字电子技术chp11

数字电子技术chp11

0101
0110 0111 1000 1001 1010 1011 1100
0010
0011 0100 1011 1100 1101 1110 1111
0100
0101 0111 1000 1001 1100 1101 1111
0111
0101 0100 1100 1101 1111 1110 1010
(1000 1111 1010 1100 0110 )2
《数字电子技术基础》第五版
五、八进制数与二进制数的转换
例：将(011110.010111)2化为八进制
(011 110. 010 111 )2
(3 6 . 2 7)8
例：将(52.43)8化为二进制
(5
2 . 4
3)8
(101 010 . 100 011 )2
• 容易实现存储设备
《数字电子技术基础》第五版
• 模拟信号（Analog Signals） u
– 连续的
• 时间上的连续
– 任意时刻有一个相对的值
t
模拟信号波形
• 量上的连续
– 变量任意时刻可以是在一定范围内的任意值
• 例如：电压，电流，温度，亮度，颜色
– 优点：用精确的值表示事物 – 缺点:
• 很难度量 • 容易受噪声的干扰 • 难以保存
《数字电子技术基础》第五版
疯狂的数字 音乐：CD, MP3,MP4 电影：MPEG, RM, RMVB,DVD 数字电视 数码相机 数字摄影机 手机 …… 数字电路在日常生活、自动控制、测量 仪器、通信等领域得到广泛应用。
《数字电子技术基础》第五版
数字电路与模拟电路分析方法不同
在模拟电路中，晶体管一般工作在放大状态。 研究模拟电路时，我们注重电路输入、输出信号

《数字电子技术 》课件第11章

《数字电子技术 》课件第11章

11.2
【例11.1】 分析图11.4所示电路的逻辑功能。 设起 始状态是Q3Q2Q1=000。
图 11.4 例11.1电路图
解 （1） 分析电路组成。 该电路的存储器件是3个JK 触发器， 组合器件是一个与门。 无外输入信号， 输出信号 为C， 是一个同步时序电路。
（2） 写出驱动方程和输出方程:
图 11.9 (a) M=0; (b) M=1
【例11.4】 分析图11.10所示的时序电路。 图 11.10 例11.4逻辑图
解 （1） 分析电路组成。 该时序电路由4个JK触发器 构成， 组合电路由一个与门构成。 输出信号为CO， 由电 路图可见， 该电路各触发器没有用统一的时钟信号， 故它 是一个异步时序电路。
Hale Waihona Puke （6） 电路功能描述。 由状态图或状态表可知， 凡输 入X= 0， 则触发器进入1状态； 凡输入X=1， 则触发器进 入0状态， 并且只有在触发器由1状态转换到0状态时， 电 路输出Z=0， 在其他情况下Z=1。 假如将触发器预置在0状 态， 当输入序列为01时， 触发器将先进入1状态， 然后又 转换到0状态， 并且电路输出Z=0; 在其他输入序列情况下 输出为1。
2. 1） 时序电路的逻辑功能可以用代表X、 Y、 Z、 W这些信 号之间关系的3个向量函数表示： 输出方程: Z(tn)=F［X(tn), Y(tn)］; 驱动方程: W(tn)=H［X(tn), Y(tn)］; 状态方程: Y(tn+1)=G［W(tn), Y(tn) 其中, Y(tn+1)称为次态， Y(tn)称为现态。
2） 状态表是反映时序电路输出Z(tn)、 次态Y(tn+1)和输入 X(tn)、 现态Y(tn)间对应取值关系的表格。 例如我们列出图 11.1所示电路的状态表， 如表11.1所示。

数字电子技术基础全套11 ppt课件

优点：
（1）只有R和2R两种阻值的电阻，可达到较高的 精度；
（2）各支路电流恒定不变，在开关状态变化时， 不需电流建立时间，所以电路转换速度高，使用 广泛。
CB7520电路原理图
三、权电流型D/A转换器
恒流源
恒流源模型：
Ii
VB
VEEVBE REi
只要电路工作时保证VB和VEE稳定不变，则 三极管的集电极电流即可保持恒定，不受开关内 阻的影响。
RR 5k RF 5k
voR 2F 8ID nR 2F 8V R RRED Fn1 28D 0n
四、具有双极性输出的D/A转换器
符号位求反
接一偏置电流
五、D/A转换器的主要参数
1.D/A转换器的转换精度
（1）分辨率：D/A转换器理论上可达到的精度。 分辨率可以用输入二进制数码的位数给出。 分辨率也可用D/A转换器能够分辨出来的最小输
d1
(n位)
d0
ADC 输入模拟电压采样-保持电路 采样展宽信号
取样－保持
取样是对模拟信 号进行周期性地抽取 样值的过程，就是把 随时间连续变化的信 号转换成在时间上断 续、在幅度上等于取 样时间内模拟信号取大样频率 小的一串脉冲。
取样定理：fs≥2fi(max)
输入模拟信号的最 高频率分量的频率
vo iRF
RF
(I 2
d3
I 22
d2
I 23
d1
I 24
d0)
RFI 24
(d323
d222
d121
d020)
为减少电阻阻值的种类，在实用的权电流型D/A转换器 中，经常利用倒T形电阻网络的分流作用产生一组所需的恒流 源。
按比例加大发射结的面积

数字电子技术基础第11章

计数、 显示、 分频。 计数器是整个定时系统的主 要部分。 由 6 块十进制加减计数器 74LS168构成减法计 数器。 小时计数器的模值为 24，分和秒计数器的模值都 是 60。计数器的输出通过数码管驱动译码器 A1~A6去驱 动共阴极数码管显示时间，显示的时间值为时、 分、 秒。 计数器的计数时钟频率为 1 Hz， 由晶体振荡器产生的 32 768 Hz时钟， 经过A17、A18 两片计数器 215分频得到。
【例11-2】 用时序图描述数据采集系统控制数据写入、读出 存储器的时间关系。
解： 该系统存储器的数据写入、读出的时序主要由控制功 能模块产生，写入存储器的数据由A/D转换器提供，其时间顺序
首先给A/D发出启动命令START。 START为高电平有效， 当START下降沿来到时开始进行A/D转换。
EOC为A/D转换器的转换结束信号，输出高电平有效。在 START上升沿后1~8 个时钟周期内，EOC变为低电平时，标志 A/D正在进行转换，当A/D转换结束时，EOC由低变为高， 控制 电路向A/D发出输出允许信号后，A/D转换的数据便可以送出。
第11章 数字系统设计实例
第11章 数字系统设计实例
11.1 数字系统设计的描述方法 11.2 数字系统设计实例
第11章 数字系统设计实例
11.1 数字系统设计的描述方法
11.1.1 方框图 ① 提高了系统结构的可读性和清晰度。 ② 容易进行结构化系统设计。 ③ 便于对系统进行修改和补充。 ④
第11章 数字系统设计实例
方框图描述法是在矩形框内用文字、表达式、符号或 图形来表示系统的各个子系统或模块的名称和主要功能。 矩形框之间用带箭头的线段相连接，表示各子系统或模块 之间数据流或控制流的信息通道。图上的一条连线可表示 实际电路间的一条或多条连接线，连线旁的文字或符号可 以表示主要信息通道的名称、功能或信息类型。箭头指示 了信息的传输方向。方框图是系统设计的初步，其设计是 一个自顶向下、逐步细化的过程。

数字电子技术课后习题答案


ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q

ch11 AD和DA转换10


广东工业大学 自动化学院
11.2
D/A转换器
五、具有双极性输出的D/A转换器
当输入数字量是带符号数时，就需要双极性输出的D/A 转换器。
1. 转换原理
D2 0
补码输入
D1 1 1 0 0 1 1 0 0 D0 1 0 1 0 1 0 1 0
带符号数以补码形式给出。输出为正、负极性的模拟电压。
+3 +2 +1 0 -1 -2 -3 -4 +3V +2V +1V 0V -1V -2V -3V -4V
D/A转换器
原码输入 D2 1 1 D1 1 1 D0 1 0 输出vO +7V +6V
• 双极性输出与单极性输出的关系
0
0 0 1 1
1
0 0 1 1
0
1 0 1 0
+2V
+1V 0V -1V -2V
1
1
0
0
1
0
+5V
+4V
0
0 0 0
1
1 0 0
1
0 1 0
+3V
+2V +1V 0V
1
1
0
0
1
0
通常用输出电压满量程Vm或VFSR（Full Scale Range的缩 写）的百分数表示，也可以用最低有效位的倍数表示。 例如，转换误差为LSB/2 ，表示输出模拟电压的绝对误 差等于最小输出电压VLSB的一半。 • 产生原因：由于D/A转换器中各元件参数值存在误差，如基 准电压不够稳定或运算放大器的零漂等各种因素的影响。
I2= I/4=VREF / 4R I0= I/16=VREF / 16R
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PORT(A,B,C,D, E,F,G,H,I,J :IN std_logic;
T,X,Y,Z,W:OUT std_logic);
END COMPONENT;
COMPONENT k4mux IS PORT(A,B:IN std_logic; C,D, E,F:OUT std_logic); END COMPONENT;
至于READY、 FIRE等输入信号， 可直接送入控制 器，由于按键产 生引起电平抖动， 最好加入同步消 抖电路。
由于同步消抖输 入是低电平，又 由于按键产生是 高电平，所以要 加入一个反相器。
4乘3选1的地址由计数器控制，计数器由控制器控制。
当WAIT_T有 效时,提供 WAIT_L信号 封锁RS触发器, 使LT、RT和 LB无效。
2. 状态图到MDS图 这是一个莫尔型电路，三个状态A、B、C和 输出Z1Z2依次为01、11、00。这说明： A态到B态时，Z1由0变1，Z1有效； B态到C态时，Z1由1变0，Z1无效。 同理： C态到A态时，Z2由0变1，Z2有效； B态到C态时，Z2由1变0，Z2无效
Z2↑
Z1↑↓
Z2↓
加了三个输入X1、X2、X3的 情况。
二、顶层实体的VHDL程序 第一步：为系统建立系统名。 系统建立系统名 第二步：描述顶层的接口，包 括输入信号、输出信号、信号 方向、数据类型等。 fire_d
LIBRARY ieee;
USE ieee.std_logic_1164.all; ENTITY fire_d IS PORT(A0,A1,A2,A3,A4,A5,A6,A7,A8,A9,WAIT_T:IN std_logic; FIRE,READY,SETUP,OSCC:IN std_logic; LT,RT,LB,A,B,C,D,E,F,G:OUT std_logic); END fire_d;
四、现代数字系统设计流程 计算机辅助分析与设计（CAD） 早期电子设计自动化（EDA）
近期EDA工具
从上层系统级开始，对 电路功能描述，从上至 下地跨越各个层次完成 整个设计。
近几年来，划分、综合、验 证等都由EDA完成。EDA软 件还在优化、发展，使从上至 下的设计方法得到广泛的应用。
第二节 ASM图、MDS图以及ASM图至 MDS图的转换
NO
START？
START
YES
(B)

执行
B
OPR↑↓
3.控制器的输出是为实现状态框的操作而发出的信息, 对应 MDS图中状态圈外侧的输出。
再举一例：
4.ASM图的条件输出与MDS图条件输出相对应。
到MDS图
注：A态返回到A态时， 有一条件输出：当X=0， CP=0时，RUN有效。
第三节 数字密码引爆器系统设计
T2 T1
T4
T6
T5
C
T3
B ENTITY ksy IS PORT(A,B:IN std_logic; C:OUT std_logic); END ksy; ARCHITECTURE ksy_arc OF ksy IS COMPONENT knand2 IS PORT(A,B:IN std_logic; C:OUT std_logic); END COMPONENT;
2. ASM图的硬件实现 例1：已知ASM图如图所示，用PLA阵列和一定数量的 D触发器实现
(P) 00
（1）ASM图有三个状态， 故有两个状态变量Q2Q1
Z1
(Q) X 1 11
0
（2）一个外输入X、两个输出 Z1和Z2，两个D触发器。
(R)
Z2 10
（3）下面分析状态转换表
现态 Q2 Q1 0 0 0 0 0 1 1 0 1 1
Q2 n 1 D1 Q 2 Q1 X
二、MDS图 1. MDS图符号 只要时钟CP的有效沿到来,表示状态Si在条件E下转换到状态Sj Si MDS图与状态图十分相似，且扩展了状态图的功能，又简练了 E可以是积项, 布尔表达式等。 表示状态图 只要时钟CP的有效沿到来,表示状态Si无条件转换到状态Sj
SIGNAL A11,A21,A31,A41,A51,A61,A71,A81,A91,B1,B2,B3,B4:std_logic; SIGNAL Dep,E1,E2,E3,E4:std_logic; BEGIN U29:kbian PORT MAP(A01,A11,A21,A31,A41,A51,A61,A71,A81,A91, DATA_IN1,B1,B2,B3,B4); U30:kcom PORT MAP(B1,B2,B3,B4,E1,E2,E3,E4,Dep); U32:k4mux PORT MAP(CT0,CT1,E1,E2,E3,E4); U41:se7 PORT MAP(B1,B2,B3,B4,A,B,C,D,E,F,G); END fire_d_arc;
二、次级电路分析与VHDL实现 1.受控部分电路设计 （1）编码电路 主要包括编码电路、消抖同步电路、比较电路、 编码电路是10线至 预置码电路、计数器选择电路和输出电路等。 4线的BCD编码器，又 因前级消抖电路输出为 高电平，所以A01— A91进入编码器为高电 平。 输出B4为MSB，B1为LSB。DATA_IN1为当按下按键时，为 高电平。
状态图。MDS图表现设计过程时，既方便清晰又具有较大的灵活性。 E
Si Si Z↑
Sj
Si
Sj
表示进入状态Si时，输出Z变成有效
Si Z↓
Si Z↑↓
表示进入状态Si时，输出Z变成无效
表示进入状态Si时，输出Z有效；退出时，输出Z无效
Si Z↑↓=Si•E
如果条件E满足，进入状态Si时，输出Z有效； 退出时，输出Z无效
应答信号
受控 电路
输入 输出 接口
数据输出 注：规模庞大并不意味是一个系统，如存储器，只是一个功能部件。也许
由几片MSI构成的电路，包括控制器和受控器就是数字系统。
二、传统数字系统设计方法
试凑法：由真值表、卡诺图、布尔方程、 状态表和状态图描述电路的功能
小规模
规模较大
试凑法：
凭借设计者的经验
试凑法：不合适 寻找更合适 的设计方法
至此顶层模块划分完成，如上图所示。 系统使用1MHz信号，经过分频得OSC2为1000Hz， 再分频为4Hz（OSC1）提供给系统。
VHDL结构描述程序如下：
ARCHITECTURE fire_d_arc OF fire_d IS COMPONENT se7 IS PORT(A,B,C,D:IN std_logic;
三、顶层结构体的设计及VHDL实现 从上至下的精神是将系统划分为几个部分，如控制部分 和受控部分，受控部分又靠各种模块来实现。 （1） A0-A9十个 数字进入系统编码器 变成BCD码，并显示 （2）密码是内部 设置为Z1、Z2、Z3， 它是串行输出，所 以用一4乘3选1电路 构成。 （3）密码需和键入的BCD码比较，需设一个4比特比较电路。 比较结果送入控制器。
E,F,G,H,I,J,K:OUT std_logic);
END COMPONENT; COMPONENT kcom IS
PORT(A,B,C,D:IN std_logic;
E,F,G,H:IN std_logic; T:OUT std_logic);
END COMPONENT; COMPONENT kbian IS
输入电路： （1）开始输入数字密码前， 需设置一个READY键，表示电路 系统准备就绪，可以输入密码。
（2）当引爆事件发生后，应 重新恢复到等待状态，需设置一 个WAIT_T键。 （3）若没有正确使用密码， 产生报警信号，这时再按READY 和WAIT_T键不起作用，必须内部 保安人员重新设置到等待状态， 需重新设置一个SETUP键。
引爆过程如下： （1）按READY键，启动 引爆程序—系统处于准备状态。
（2）依次键入三个十进制数字。
（3）若按上述操作正确后，启 动FIRE，LT绿灯亮。 按错密码按上述操作时， 报警喇叭LB响，RT红灯亮。 （4）引爆正确后，需按WAIT_T键,使系统进入等待状态。 报警状态下，按READY和WAIT_T均不起作用，按另 外的内部键SETUP，使系统进入等待状态。 （5）按错密码可在按FIRE前，按READY键重新启动引爆程序。
SIGNAL T1,T2,T3,T4,T5,T6:std_logic; BEGIN U0:knand2 PORT MAP(A,T1,T2);
(3)比较器电路 （A）比较器的输入来自编码器 的输出B1至B4的四位数据。 （B）比较器的另外输入来自预 置密码电路的输出E1至E4的四位 数据。 （C）结果相等时，输出Dep为1；不等时，输出Dep为0。
一、ASM图 1. ASM图符号 ASM(Algorithmic State Machine)算法流程图 000 （1）状态框 建立ASM图是数字系统的关键步骤 （P） ASM图表面上和软件流程图相似, 但ASM图有时间序列,
101 名称
即每隔规定的数量脉冲转到下一状态。 IN ← X
AC ← 0 Sr = 1 （Q）
001
每隔规定的数量脉冲转 到下一状态
010 （R）
（2）条件分枝框（判断框）
(3)条件输出框
(A) (P) 当控制算法存在分枝时，次态不仅决定于现态，还 Z1 与现态的外输入有关。表示条件分枝的符号用菱型表示。 X 0 (C)
1
X X 0 0 Z2
1
(B) (Q)
1
(R)
上述三种符号构成了ASM 图所需要的基本符号
（4）密码正确输入以后，设置一个引爆按键FIRE （5） 十个数字按键A0-A9作为密码输入，密码采用三位且设 置在内部，OSCC为1MHz输入。
输出电路： （1）当密码正确输入并点 火后，输出一绿灯信号LT。 （2）当密码操作有误，输 出一红灯信号，并伴随报警装 置LB鸣叫。 注：在按WAIT_T后进入等待 状态，LT、HT和LB皆不工作。 （3）设置一七段显示数码管显示输入的密码数据。