数字电子技术实验-在线
- 格式：doc
- 大小：440.00 KB
- 文档页数：4
下载文档原格式
合集下载
数字电子技术试验
实验二 三态门和OC门的研究
一、实验目的
(1) 熟悉两种特殊的门电路：三态门和OC门；
(2) 了解“总线”结构的工作原理。
二、实验原理
数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的
辑 功 能 。 普 通 TTL门 电 路 的 输 出 端 是 不 允 许 直 接 连 接 的 。 图 2_1示 出 了 两 个 TTL门 输 出 短
低电平两种输出状态外，还有第三种输出状态——高阻态。处于高阻态时，电路与负载
之间相当于开路。图( a ) 是使能端高电平有效的三态与非门，当使能端EN =1时，电为正
常的工作状态，与普通的与非门一样，实现y =
；当EN =0时，为禁止工作
状态，y输出呈高阻状态。图(b)是使能端低电平有效的三态与非门，当
图3_2_7 三态门总线传输方式
表3_2_1 单向总线逻辑功能
表3_2_2 双向总线逻辑功能
三、预习要求 (1)根据设计任务的要求，画出逻辑电路图，并注明管脚号。 (2)拟出记录测量结果的表格。 (3)完成第七项中的思考题1、2、3。
四、实验内容图3_2_8 设计要求框图 1、用三态门实现三路信号分时传送的总线结构。框图如图3_2_8所示，功能如表 3_2_3所示。
Rc值 的 大 小 会 影 响 输 出 波 形 的 边 沿 时 间 ， 在 工 作 速 度 较 高 时 ，Rc的 取 值 应 接 近
Rc(min)。
2．三态门
三态门，简称TSL(Three-state Logic)门，是在普通门电路的基础上，附加使能控和
控制电路构成的。图3_2_6所示为三态门的结构和逻辑符号。三态门除了通常的高电和
图1.2
表1.2
数字电子技术基础实验(1)
74LS240只提供了两个使能端 /EN，所以要完成此电路的搭建， 有以下两种方法： 1.使用两片74LS240完成电路的 搭建。 2.观察书中表3-5中的/1EN、 /2EN、/3EN，每次总是使能其中 一个，因此，用一片74LS240中 的三个三态门即可实现。
观察逻辑门对信号的控制作用
• 74LS27（或非门）
• 74LS86（异或门）
• 74LS240
用作选通电路 /EN是整个电路使能端，/EN=0时，G1 工作，G2禁止，Y=/A1;/EN=1时，G1 禁止，G2工作，Y=/A2。 G1、G2构成两个开关。
注意：非门没有专门的芯片，用一片 74LS00（与非门），使其中一个管脚 始终保持高电平即可实现非门的逻辑。
数字电子技术基础实验
实验一：TTL逻辑功能测试
实验目的
• 熟悉常用逻辑门的逻辑功能。 • 掌握门电路逻辑功能的测试方法 • 用基本的门电路组合实现特定逻辑 功能 • 注意：TTL74系列门电路芯片的供 电电压Vcc范围是4.75v-5.25v，过 高会烧掉芯片。
实验内容
• 74LS00（与非门）
1.脉冲信号的产生 2.示波器的使用
观察逻辑门对信号的控制作用
• 74LS27（或非门）
• 74LS86（异或门）
• 74LS240
用作选通电路 /EN是整个电路使能端，/EN=0时，G1 工作，G2禁止，Y=/A1;/EN=1时，G1 禁止，G2工作，Y=/A2。 G1、G2构成两个开关。
注意：非门没有专门的芯片，用一片 74LS00（与非门），使其中一个管脚 始终保持高电平即可实现非门的逻辑。
数字电子技术基础实验
实验一：TTL逻辑功能测试
实验目的
• 熟悉常用逻辑门的逻辑功能。 • 掌握门电路逻辑功能的测试方法 • 用基本的门电路组合实现特定逻辑 功能 • 注意：TTL74系列门电路芯片的供 电电压Vcc范围是4.75v-5.25v，过 高会烧掉芯片。
实验内容
• 74LS00（与非门）
1.脉冲信号的产生 2.示波器的使用
《数字电子技术基础》实验
实验一门电路逻辑功能测试一、实验目的1．熟悉门电路的逻辑功能。
2．熟悉常用集成门电路的引脚排列及其使用。
二、实验设备和器件1．直流稳压电源、信号源、示波器、万用表、面包板2．74LS00 四2输入与非门74LS04 六反相器74LS86 四2输入异或门三、实验内容1．非门逻辑功能（1）熟悉74 LS04的引脚排列，如图1（a）所示，其内部有六个非门。
A F(a)引脚排列（b）实验电路图1 74 LS04引脚图与实验电路（2）取其中的一个非门按图1（b）所示接好电路。
（3）分别将输入端A接低电平和高电平，测试输出端F电压，并转换成逻辑状态填入表1。
表 1 非门逻辑功能2．与非门逻辑功能（1）熟悉74 LS00的引脚排列，如图2（a）所示，其内部有四个2输入端与非门。
AFB(a)引脚排列（b）实验电路图2 74 LS00引脚图与实验电路（2）取其中的一个与非门按图2（b ）所示接好电路。
（3）分别将输入端A 、B 接低电平和高电平，测试输出端F 电压，并转换成逻辑状态填入表2。
表 2 与非门逻辑功能3（1）熟悉74 LS86的引脚排列，如图3（a ）所示，其内部有四个2输入端异或门。
A FB(a)引脚排列（b ）实验电路图3 74 LS86引脚图与实验电路（2）取其中的一个异或门按图3（b ）所示接好电路。
（3）分别将输入端A 、B 接低电平和高电平，测试输出端F 电压，并转换成逻辑状态填入表3。
表 3 异或门逻辑功能4．与或非门逻辑功能（1）利用与非门和反相器可以构成与或非门，其原理图如图4所示。
AFB C D图4 与或非门原理图（2）按照原理图，将74 LS00和74 LS04接成与或非门。
（3）当输入端为表4中各组合时，测试输出端F 的结果并填入表4。
表 4 与或非门逻辑功能5．与非门对输出的控制（1）任取74 LS00中的一个与非门，按图5所示接好电路。
输入端A 接一连续脉冲，输入端B 分别接高电平和低电平。
数字电子技术实物实验
电子技术实物实验第二部分 数字电子技术实物操作实验实验一 与非门逻辑功能及参数测试一、 实验目的(1) 熟悉TTL 与非门(74LS20及74LS00型)主要技术指标的实际测量方法。
(2) 掌握各种TTL 与非门的逻辑功能。
(3) 掌握验证逻辑门电路功能的测试方法。
(4) 掌握门电路闲置输入端的处理方法。
二、 实验仪器及器件数字逻辑实验箱，万用表，双踪示波器，74LS00、74LS20与非门。
三、 实验内容 1. 认识元件及管脚观察芯片的外形、引脚排列及各引脚的位置和功能。
芯片管脚号码排列:芯片型号上的字头朝上，一般左边有个半圆形的缺口，缺口下面的管脚为1号管脚，沿着逆时针方向，依次为2，3，4…。
如果是14管脚的芯片，下面一排管脚依次为1～7号（从左到右），上面一排依次为8～14号(从右往左)，如图2-1所示。
实验提供两种集成与非门：TTL 集成与非门74LS20(4输入端两与非门)、74LS00(2输入端四与非门)，其引脚分配及内部电路图如图2-1所示。
图2-1 74LS00、74LS20引脚及内部电路图2. 主要指标的测量(1) 空载导通电流1CC I 及空载导通功耗on P空载导通功耗on P ，是指当与非门空载（输入端悬空）并且输出为低电平时，产生的功耗。
120on CC CC P V I mW =⨯< (2-1)实测 on P ＝（ mW ）测试电路如图2-2所示。
图2-2 ON P 测试电路 图2-3 off P 测试电路 (2) 空载截止电源电流2CC I 及空载截止功耗off P ，测试电路如图2-3所示。
空载截止电源电流2CC I 是指与非门至少有一个输入端接低电平，输出端开路时电源提供的电流。
空载截止功耗off P 为空载截止时电源电流2CC I 与电源电压之积，即2off CC CC on P V I P =⨯< (2-2)实测 2CC I ＝（ mA ） (3) 输入短路电流IS I指“与非门”任一输入端经mA表接地，其余输入端和输出端均开路时，该mA 表的显示值即为输入短路电流IS I ，此值应小于0.4mA 。
数字电子技术实验报告2
实验成绩实验日期指导教师批阅日期实验名称编码译码与显示1、实验目的掌握编码器、译码器与显示器的工作原理、测试方法以及应用。
2、实验原理编码器、译码器是数字系统中常用的逻辑部件，而且是一种组合逻辑电路。
1.编码器把状态或指令等转换为与其对应的二进制代码叫编码，例如可以用四位二进制所组成的编码表示十进制数0~9，把十进制数的0编成二进制数码0000，把十进制数的5编成二进制数码0101等。
完成编码工作的电路.通称为编码器。
2.译码器译码是编码的逆过程。
译码器的作用是将输入代码的原意“翻译”出来。
译码器的种类较多，如:最小项译码器(3线/8线、4线/16线译码器等)b、七段字形译码器等。
七段字形译码器，其作用是将输入的四位BCD码D、C、B、A翻译成与其对应的七段字形输出信号，用于显示字形。
常用的七段字形译码器有TTL的:T338(OC输出)，74LS48、74LS248(内部带有上拉电阻)CMOS的:CD4511、MC14543、MC14547等。
3.显示器(1)发光二极管(LED)。
把电能转换成可见光(光能)的一种特殊半导体器件，其构造与普通PN 结二极管相同。
(2)LED显示器。
用LED构成数字显示器件时，需将若干个LED按照数字显示的要求集成- -个图案，就构成LED显示器(俗称“数码管”)。
3、实验步骤(1)按图连线，按表顺序给8线/3线优先编码器CD4532的信号输入端送入相应电平，将结果填入表中，与CD4532的功能表相对照，检查是否符合优先顺序以及编码结果是否正确。
注意:输入由逻辑开关给定。
输出连接逻辑电平指示。
(2)根据CD4532和CD4511的管脚图和功能表，自行设计连线，将编码器CD4532的输出端接到译码器CD4511的数据输入端，将CD4511的输出接七段显示数码管。
检查编码器与数字显示是否一致，若不一致，分析原因，检查故障并排除之，将结果填表。
(3)将十进制计数器/脉冲分配器CD4017接成八进制，用单次脉冲或1Hz脉冲信号检查CD4017的逻辑功能是否正常。
数字电子技术实验(4)
& &1&十位个位0
0
1
cp
2、用74LS163实现12归1
原理： ⒍ 不用的输入端子CR2接1。
0 0 0 0 Q23 Q22 Q21 Q20 0 0 0 1 Q13 Q12 Q11 Q10
& &
1
&
十位
个位
1
0
0
1
cp
2、用74LS163实现12归1
归纳：⑴个位74LS163有计数、清0和置数三种工作方式； 十位74LS163有可控计数、置数两种工作方式。
QD2QC2QB2QA2 QD1QC1QB1QA1 =0 1 0 1 1 0 0 1
1001 0101
讨论
60进制
0101
1001
12归1计数器设计 要求：用2位十进制数BCD码表示计数状态。 计数状态：十位 0000 0000 0000 十进制 0000 计数便 0000 于译码 0000 显示输 0000 出。 0000 0000 0001 0001 0001 个位 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 0001 0010 或者 十位 0 0 0 0 0 0 0 0 0 1 1 1 个位 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 0001 0010
⑵十位74LS163的归0也可用清0实现。
Q23 Q22 Q21 Q20 Q13 Q12 Q11 Q10
& &
1
&
十位
个位
1
0
0
1
cp
3、用74LS161实现12归1
数电实验3
深圳大学实验报告课程名称：数字电子技术实验项目名称：实验三三态门实验学院：光电工程专业：光电信息指导教师：报告人：刘恩源学号：2012170042 班级：2 实验时间：实验报告提交时间：一、实验目的与要求：1、掌握三态门逻辑功能和使用方法。
2、掌握三态门构成总线的特点和方法。
3、初步学会用示波器测量简单的数字波形。
二、实验仪器1、四2输入与非门74LS00 1片2、三态输出的四总线缓冲门74LS125 1片3、万用表4、示波器三、实验内容与步骤：1、74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
2、74LS125三态输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
3、用74LS125两个三态门输出构成一条总线。
使两个控制端一个为低电平，另一个为高电平。
一个三态门的输入接100kH Z信号，另一个三态门的输入接10kH Z信号。
用示波器观察三态门的输出。
PS：1、三态门74LS125的控制端EN为低电平有效。
2、用实验板上的逻辑开关输出作为被测器件作为被测器件的输入。
按入或弹出开关，则改变器件的输入电平。
四、实验接线图和实验结果1、实验内容1和内容2接线图图3.1 实验内容1和内容2接线图图中K1、K2和K3是逻辑开关输出，电压表指示电压测量点。
按入或弹出逻辑开关K3、K2、K1，则改变74LS00一个与非门输入端、74LS125三态门控制端、三态门输入端的电平。
2、当74LS00引脚2为低电平时，测试74LS125引脚3和74LS00引脚3，结果如下：3、当74LS00引脚2为高电平时，测试74LS125引脚3和74LS00引脚3，结果如下：4、用三态门构成总线接线图图3.2 三态门构成总线结果：123UA74LS125456UB74LS125K2K1CP1CP2OUT五、数据处理：1、将实验数据与真值表比较，确认三态门特性功能。
数字电子技术实验报告
数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。
电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。
在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，则接通警铃。
试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。
因此，可知开锁密码是1001。
三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。
利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。
实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
①用与非门设计半加器的逻辑图。
②完成用异或门、与非门、与或非门设计全加器的逻辑图。
③完成用异或门设计的三变量判奇电路的原理图。
三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入表中。
（1）与非门组成的半加器。
电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。
电子技术实训 第5章 数字电子技术基础实验
1、掌握TTL集成与非门的逻辑功能的测试方法。 2、熟悉TTL与非门的主要参数和静态特性的方法，并加深对各参数意义理解。 3、熟悉TTL器件的使用规则。
二、实验原理
1、TTL与非门的主要参数：(1)电压传输特性 UCC 采用逐点测试法，即调节RW，逐点测得 Ui 及 UO ，然后绘成输出电压 uO 随输入电 压 ui 而变化的曲线，即 uo ＝ f(ui) ，称 为与非门的电压传输特性 。
电子技术实训
第五章 数字电子技术基础
实验一 TTL集成与非门的测试 实验二 简单组合逻辑电路的设计
实验三 集成触发器的测试
实验四 计数器、译码、显示电路
实验五 555定时器及其应用 实验六 D/A转换器的测试
实验七 A/D转换器的测试
目录 返回 上一页下一页
电子技术实训
实验一一、实验目的源自TTL集成与非门的测试74LS74型触发器引脚排列图 74LS112型触发器引脚排列图
目录 返回 上一页下一页
电子技术实训
3、测试D触发器的逻辑功能（可选用双D触发器74LS74） (1)测试D、D的复位、置位功能。
将一D触发器的D、D、D端接逻辑开关输出接口，CP端接单次脉冲源，Q、端接至逻 辑电平显示输入接口。改变D，D（D、CP处于任意状态），并在D＝0（D＝1）或D ＝0（D＝1）作用期间，任意改变D及CP的状态，观察Q、状态。自拟表格并记录。 (2)测试D触发器的逻辑功能 改变D、CP端状态，观察Q、状态变化，观察触发器状态更新是否发生在CP脉冲的上 升沿（即CP由0→1），自拟表格并记录。 4、触发器之间的转换 (1)将JK触发器转换成T触发器。 将JK触发器转换为T触发器。改变T端的状态，观察Q和端的状态。 (2)用D触发器构成T'触发器。 将D触发器构成T'触发器，在CP端输入连续脉冲，用示波器观察CP、Q和 端的波 Q 形，并注意相位关系。 三、实验报告要求 1、自拟表格记录各类触发器的逻辑功能。 2、叙述各触发器之间的转换方法，画出电路图及转换后的触发方程。
数字电子技术实验报告五
数字电子技术实验报告五实验名称：数字电子技术实验五实验目的：1. 掌握数字逻辑电路的设计和测试方法。
2. 学习使用逻辑分析仪和数字示波器进行信号分析。
3. 理解数字电路的时序特性和稳定性。
实验原理：数字电子技术是利用数字逻辑电路对信号进行处理的技术。
本次实验主要涉及组合逻辑电路的设计和测试，以及时序逻辑电路的分析。
通过实验，学生将学习到如何根据给定的逻辑功能设计电路，以及如何使用现代测试设备对电路进行性能测试。
实验设备与材料：1. 数字逻辑电路实验板2. 逻辑分析仪3. 数字示波器4. 逻辑门芯片（如74LS00, 74LS04等）5. 电阻、电容、导线等辅助材料实验步骤：1. 根据实验要求设计电路图，使用逻辑门芯片实现所需的逻辑功能。
2. 在实验板上搭建电路，确保所有连接正确无误。
3. 使用逻辑分析仪输入测试信号，观察并记录电路的输出结果。
4. 使用数字示波器观察信号的波形，分析电路的时序特性。
5. 根据测试结果调整电路，确保电路能够稳定工作并满足设计要求。
实验结果：在本次实验中，我们设计并测试了一个简单的组合逻辑电路。
通过逻辑分析仪和数字示波器的测试，我们得到了电路的输出波形，并验证了电路的逻辑功能。
实验结果表明，设计的电路能够按照预期工作，满足设计要求。
实验分析：在实验过程中，我们注意到电路的输出信号在某些情况下会出现不稳定的现象。
通过分析，我们认为这可能是由于电路中存在竞争冒险现象。
为了解决这一问题，我们对电路进行了适当的修改，增加了去冒险逻辑，从而提高了电路的稳定性。
实验结论：通过本次实验，我们成功设计并测试了一个数字逻辑电路，验证了其逻辑功能和时序特性。
实验过程中，我们学习到了如何使用现代测试设备进行电路测试，并掌握了解决电路设计中可能遇到的问题的方法。
通过本次实验，我们对数字电子技术有了更深入的理解。
实验心得：在本次实验中，我深刻体会到了理论与实践相结合的重要性。
通过亲自动手设计和测试电路，我对数字逻辑电路的工作原理和设计方法有了更加直观的认识。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术综合实验指导书
实验一门电路功能测试及应用
一．实验目的
1．掌握了解TTL系列、CMOS系列外形及逻辑功能。
2．熟悉各种门电路参数的测试方法。
3. 熟悉集成电路的引脚排列
二、实验仪器及材料
a)东南大学在线实验平台-SEU远程实境实验平台数字逻辑电路实验
三．预习要求
1）复习门电路工作原理及相应逻辑表达式。
2）常用TTL门电路和CMOS门电路的功能、特点。
3）熟悉所用集成电路的引线位置及各引线用途。
四、实验原理及芯片外引线图、逻辑符号及逻辑图
1.TTL门电路
TTL门电路是数字电路中应用最广泛的门电路，基本门有与门、或门和非门。
复合门有与非门、或非门、与或非门和异或门等。
这种电路的电源电压为+5V,电源电压允许变化范围比较窄，一般在 4.5~5.5V 之间。
高电平的典型值是3.6V(高电平≥2.4V合格)，低电平的典型值是0.3V（低电平≤0.45V合格）。
对门电路的多余输入端，最好不要悬空，虽然对TTL门电路来说，悬空相当于逻辑1，并不影响与门、与非门的逻辑关系，但悬空容易接受干扰，有时会造成电路的误动作。
不同的逻辑门，其多余输入端的处理有不同的方法。
⑴TTL与门、与非门多余输入端的处理
TTL与门、与非门多余输入端的处理方法是：把多余的输入端与有用的输入端并联使用；把多余输入端接高电平或通过串接限流电阻（大于或等于1KΩ）接V CC。
实际使用中多采用把多余的输入端通过串接限流电阻接V CC的方法。
其处理方法如图5-1所示。
(a) (b) (c)
图5-1 TTL与门与非门多余输入端的处理方法
⑵TTL或门、或非门多余输入端的处理
TTL或门、或非门多余输入端的处理方法是：把多余的输入端与有用的输入端并联使用；把多余的输入端接低电平或接地。
2.CMOS门电路
CMOS门电路具有输入电阻高、功耗小、制造工艺简单、集成度高、电源电压变化范围大（3~18V）、输出电压摆幅大和噪声容限高等优点，因而在数字电路中得到了广泛的应用。
高电平的典型值是电源电压V DD,低电平的典型值是0V。
由于CMOS门电路的输入电阻很高，容易受静电感应而造成击穿，使其损坏，因此使用时应注意以下几点：
后去掉电源。
⑵源电压V DD,V SS首先要避免超过极限电压，其次要注意电源电压的高低影响电路的工作频率，绝对不允
许接反。
⑶禁止在电源接通的情况下，装拆线路或器件。
⑷对门电路多余输入端，不能悬空，对不同的逻辑门，其多余输入端的处理有不同的方法。
处理方法同前所述TTL电路的处理。
3.集成芯片管脚图、逻辑符号及逻辑图
（1）四2输入与非门74LS00
（2）四2输入异或门74LS86
（3）四2输入或门74LS32
（4）四2输入与非门74LS20
1A1B1Y2A2B2Y GND
148
17
74LS00
4A
4B4Y
3A
3B3Y
1A
1B1Y
2A
2B2Y
&
&
A
B
Y
&
A
B
Y 1A1B1Y2A2B2Y GND
Vcc4A
4B4Y3A
3B3Y
148
17
74LS86
4A
4B4Y
3A
3B3Y
1A
1B1Y
2A
2B2Y
=A
B
Y
1=1 1A1B1Y2A2B2Y GND
148
17
74LS32
4A
4B4Y
3A
3B3Y
1A
1B1Y
2A
2B2Y
1A
B
Y
1
五、实验内容及步骤
（一）基本门电路
实验记录表中输出栏“电平”用万用表V档测取电压值，逻辑状态高电平用“1”表示，低电平用“0”表示。
（发光二极管亮为高电平，灭为低电平）。
1. 与非门逻辑功能测试（74LS00）
与非门逻辑图
2.或门逻辑功能测试（74LS32）
或门逻辑图
3.异或门逻辑功能测试（74LS86）
异或门逻辑图
4.六非门逻辑功能测试（74LS04）
门逻辑图
5.四输入与非门功能测试（74LS20）输入端输出端Y
A B 电平逻辑状态
0 0
0 1
1 0
1 1
输入端输出端Y
A B 电平逻辑状态
0 0
0 1
1 0
1 1
输入端输出端Y
A B 电平逻辑状态
0 0
0 1
1 0
1 1
A 电平逻辑状态
1
&
A
B
Y
1
A
B
Y
1
A
B
Y
输入端输出端Y
A B C D 电平逻辑状
态
1 1 1 1
（二）TTL门电路多余输入端的处理方法：
1.将74LS08和74LS32按下图连线后，A输入端分别接地、高电平、悬空、与B端并接，观察当B端输入信号分别为高、低电平时，相应输出端的状态，并填表
输入输出
A B 74LS08Y1 74LS32Y2
接地0
1
高电平0
1
悬空0
1
A、B并接0
1
（三）逻辑门功能转换
1.用两输入与非门实现或非门功能，写出逻辑表达式，画出逻辑电路图，测试并将结果填入表中。
输入输出
A B Y
0 0
0 1
1 0
1 1
六、课后作业题：
1、按要求完成实验内容，画出所有实验的逻辑电路图，写出对应的逻辑表达式，完成所有表格。
2、用与非门实现其他逻辑功能的方法步骤是什么？
3、CMOS门和TTL门的多余输入端的处理方法有哪些？。