下载文档原格式
实验二利用MSI设计组合逻辑电路【实验目的】1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能和使用方法2.掌握用MSI设计的组合逻辑电路方法【实验仪器】1.数字电路实验箱、数字万用表、示波器2.虚拟器件：74LS00、74LS197、74LS138、74LS151 74LS73 74LS86【实验设计与分析】1.数据分配器（1）由数据分配器真值表分析可知，当D=0时，全线路输出为1，而当D=1时，F0~F7输出与地址端ABC相关，二进制地址值代表的十进制数n刚好为D’，而其他位值为1,’= A’B’C’F即F= (A’B’C’)’同理F1= (A’B’C)’F3= (A’BC)’F4= (A B’C’)’F5= （AB’C)’F6= (ABC’)’F7= (ABC)’Y O = GsS2’S1’S’即Y 0’= (Gs’S2’S1’S’)’同理Y 1’= (Gs’S2’S1’S)’Y 3’= (Gs’S2’S1S)’Y 4’= (Gs’S2S1’S’)’Y 5’=（Gs’S2S1’S)’Y 6’= (Gs’S2S1S’)’Y 7’= (Gs’S2S1S)’显然当Gs=1时， Y’= F(3)对比（2）中不同Gs条件下译码器和数据分配器的真值表可以发现，当另Gs’与数据输入D信号一致，S2~S0作为地址段输入的A B C,两者真值表一致，即使译码器变成了数据分配器。
Gs输入端有3端，令G1为数据D输入，其他两端接低电平。
（4）电路设计(5)仿真波形2.LU(Logic Unit逻辑单元)设计（1）分析LU功能，得出如下真值表利用74LS151实现数据选择，那么无需计算逻辑表达式，无需卡诺图化简（2）16行真值化简为8行真值若用2组74LS151,可联合成16路输出，若只用1组74LS151,则需要把Y的值与其中一个输入变量联合起来12351X 0=X4=S1X6=X7=S1’故简化成了设计（3）根据（1）&（2）的真值表分析，可以发现有4组输入变量，1组输出变量，其中s1通过把数据输入端的值与S1关联而简化，故利用3组变量实现了16组输出结果。
实验五MSI组合电路逻辑功能测试一、实验目的1 .会正确测试全加器、编码器、译码器、数据选择器等组合逻辑功能模块的逻辑功能，并能正确描述。
2•了解组合逻辑功能模块的工作特点。
二、实验仪器与器材1. XST-5B数字电路实验装置、实验模板2. 集成电路74LS148 74LS138 74LS151 等。
3. 导线若干、+5V电源三、预习要求预习半加器、全加器、编码器、译码器、数据选择器、数值比较器的逻辑功能。
四、实验原理中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。
1 .全加器全加器--考虑低位进位数的两个一位二进制数的加法运算逻辑电路。
二进制全加器的输入有加数Ai ,被加数Bi ,来自低位的进位数Ci-1 ;输出也有两个，分别是和数Si和进位数Ci。
表5-1是全加器的真值表，其中A, B表示两个加数，C~表示来自低位的进位，S, C表示相加后得到的和及进位。
S = A㊉B j㊉G =（表5-1全加器真值表2. 编码器编码器是一种常用的组合逻辑电路，用于实现编码操作。
编码操作就是将具体的事物或状态表示成所需代码的过程。
按照所需编码的不同特点和要求，编码器主要分成二类：普通编码器和优先编码器。
普通编码器：电路结构简单，一般用于产生二进制编码。
包括：a. 二进制编码器：如用门电路构成的4 —2线，8 —3线编码器等。
b. 二一^进制编码器：将十进制的0〜9编成BCD码，优先编码器：当有一个以上的输入端同时输入信号时，普通编码器的输出编码会造成混乱。
为解决这一问题，需采用优先编码器。
如8线一3线集成二进制优先编码器74LS148 10线一4线集成BCD码优先编码器74LS147等。
厶 A h A A h土亓ST I-61X X X X X X X X111110111111111111000X X X X X X X000Q1010X X X X X X001010110X X X X X010Q101110X X X X01101011110X X X100010111110X X1Q10101111110X1100101111111011101表5-2 8线3线编码器功能表3. 译码器译码器是一个多输入、多输出的组合逻辑电路。
实验42 验证性实验——MSI 数据选择器逻辑功能测试一．实验目的1．测试74LS151及74LS153集成数据选择器的逻辑功能； 2．掌握数据选择器扩展使用的方法。
二．实验原理数据选择器所起的作用是指经过选择，把多个通道的数据传送到唯一的公共数据通道上。
数据选择器的功能类似一个多掷开关，其原理为：数据选择器在地址码的控制下，对几个输入数据中进行选择，如图42-l 所示。
图中有四路数据D 0～D 3，通过选择控制地址A 1、A 0，从四路输入数据中选中某一路数据从Q 端输出。
74LS151真值表数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选l 、8选1、16选1等类别。
数据选择器的电路结构一般可用或门阵列组成，也有用传输门开关和门电路混合而成的。
1．8选1数据选择器74LS15174LS151为8选1数据选择器，引脚排列如图42-2所示，功能如表42-1所列。
(1)使能端S =1时，不论A 2～A 0为何值，数据选择器均无输出(Q=0，Q =1)，多路开关被禁止使用。
(2)使能端S =0时，数据选择器正常工作，根据地址码A 2、A 1、A 0的数据选中D 0～D 7中某一个路数据从Q 端输出。
例如：A 2A 1A 0=000，则选择D 0数据到输出端，即Q=D 0。
例如：A 2A 1A 0=001，则选择D 1数据到输出端，即Q=D 1，其余类推。
8选1数据选择器的逻辑输出表达式可写为70126012501240123012201210120012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A F +++++++= (1)2．双4选1数据选择器74LSl53双4选1数据选择器是在同一块集成片上存在两个4选1数据选择器。
引脚排列如图42-3所示，逻辑功能如表42-2所列。
1S 、2S 为两个独立的使能端，地址端A 1、A 0为公用的，输入一个地址，两个数据选择器同时选中相应的数据输入端，1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端，Q 1、Q 2为两个输出端。
msi设计的组合逻辑电路实验报告
实验目的：
1.了解组合逻辑电路器件的基本结构和功能原理；
2.掌握MSI设计器件的使用方法和时序分析原理；
3.通过实验操作，深入了解门电路和计数器等组合逻辑电路的工作原理，加深对数字逻辑的理解。
实验仪器：
1、MTX-15综合实验训练平台
2、器件：74LS08、74LS74、74LS161
实验步骤：
2、按照实验要求使用开关控制输入端和观察输出端，对器件进行测试
3、记录测试结果，完成实验报告
实验结果：
1.测试74LS08门电路
对74LS08门电路进行测试，连接输入端和输出端，使用开关控制输入信号，测量输出端信号的变化。
输入端1：1，输入端2：0
输出端：0
由测试结果可知，当输入端1和输入端2都为1时，门电路的输出为1，否则输出为0。
2.测试74LS74触发器
由测试结果可知，当时钟信号为1时，触发器会将输入端的数据存储在内部，并将状态输出端设置为相反状态，当时钟信号为0时，触发器将保持存储的数据不变，并保持状态输出端不变。
3.测试74LS161计数器
复位信号：1
数据输出端：0000，状态输出端：1
通过对74LS08门电路、74LS74触发器、74LS161计数器的实验测试，我们了解了它们的结构和基本功能原理。
组合逻辑电路采用逻辑门和触发器等基本逻辑器件组合而成，能够执行特定的逻辑运算和控制任务，我们需要根据实际的应用需求，选择合适的组合逻辑电路进行设计。
1、利用74LS151设计三变量（A 、B 、C ）表决电路，同时 A 具有否决权，画出逻辑图，并验证功能 分析：74IS151逻辑框图逻辑表达式：K M7ns.一一一一二二当D0~D7取1时，Y等于不同最小项相加。
当D0~D7取0时，可将对于的最小项去除。
解：(1)逻辑抽象输入变量一A、B、C表三人的态度1 —表示同意，0—表示不同意输出变量一Y表表决结果1 —通过,0 —未通过(2)列出真值表A B C y0X X010001011110111 1 J1(3)写出函数式Y=AB'C+ABC'+ABC(4)选定器件的类型――数据选择器74LS151 (5)逻辑函数式的化简或变换Y (A A AJD 廿(AA A o) (A A 4) (A A A 0) D3 + (A A A o) D4 + (A A A om + (A A A o) D6 + (A A A o) D7 设定A2 =A , A1 =B,A o=C;D o=O,D 1 =0,D 2=0,D 3=0,D4=0,D 5 = 1,D 6 = 1,D 7 = 1,Y (A AA o)D o (AA A o) D< (A A A o) D2(A A A o) D3(A A A o) D4 (A A；A o)D5 (A A A o) D6 (A A A o) D7=(A'B'C't]o (A' B'C)Qo (A' BC')2 (A' BC)Qo(AB'C'A (AB'C)Do (ABC')d (ABC)h 二AB'C ABC' ABC(6)画出逻辑图2 I 00] s-34 Lo L/ 74LS1S1卩DD2、利用数据选择器 74LS151设计一个电路，能够查找一年局部电路连接（可看清管脚）：U1X15V 1W74LS151N实际电路连接:U174LS151N01234567 D & D D D D D D12个月中哪些月份有31天，哪些没有，画出逻辑图分析：74IS151逻辑框图KM解：(1)逻辑抽象输入变量一A、B、C、D 组合表示1-12月ABCD=0001~1100，分别表示1 月到12 月，如ABCD=1001 ,表示8月份。
msi组合逻辑电路实验报告MSI组合逻辑电路实验报告引言组合逻辑电路是现代电子技术中的重要组成部分，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
本次实验旨在通过搭建MSI （Medium Scale Integration）组合逻辑电路，探索其工作原理和应用。
实验背景MSI组合逻辑电路是一种将多个逻辑门集成在一起的电路，常见的MSI芯片有译码器、编码器、多路选择器等。
这些芯片在数字电路设计和计算机体系结构中扮演着重要的角色。
通过实验，我们将深入了解MSI组合逻辑电路的内部结构和功能。
实验目的1. 熟悉MSI组合逻辑电路的基本原理和工作方式；2. 学会使用逻辑门芯片搭建MSI组合逻辑电路；3. 掌握MSI组合逻辑电路在实际应用中的使用方法。
实验步骤1. 准备实验器材和材料：逻辑门芯片、电路板、导线等；2. 根据实验要求，选择适当的逻辑门芯片，并将其插入电路板上的对应位置；3. 按照电路图连接逻辑门芯片之间的输入和输出引脚；4. 检查电路连接是否正确，并确保没有短路或接触不良的情况；5. 接通电源，观察和记录电路的输出结果；6. 根据实验要求，对电路进行调试和优化，确保其正常工作。
实验结果与分析通过实验，我们成功搭建了MSI组合逻辑电路，并观察到了其在不同输入组合下产生的输出结果。
通过对实验数据的分析，我们可以得出以下结论：1. MSI组合逻辑电路具有灵活性和可扩展性。
通过简单的连接和配置，我们可以实现不同的逻辑功能，满足不同的应用需求。
2. MSI组合逻辑电路的性能受到逻辑门芯片的质量和参数的影响。
选择合适的逻辑门芯片对电路的性能和稳定性具有重要意义。
3. 调试和优化是搭建MSI组合逻辑电路的关键步骤。
在实验过程中，我们发现一些连接错误和电路故障，通过仔细检查和调整，最终使电路正常工作。
实验应用MSI组合逻辑电路在实际应用中具有广泛的应用场景，以下是一些常见的应用案例：1. 译码器：将输入的二进制信号转换为对应的输出信号，用于解码和控制信号的生成。
实验三 验证性实验——MSI 译码器逻辑功能测试一．实验目的1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证3—8线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法；。
二．实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
l ．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。
其中A 2、A 1、A 0为地址输入端，￣Y 0~￣Y 7为译码输出端，S 1、¯S 2、¯S 3为使能端。
表3-1为74LSl38功能表。
当S 1=1，¯S 2+¯S 3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。
当S 1=0；¯S 2+¯S 3=×（注：“×”即不论是什么逻辑值的意思。
）；或S 1=×，¯S 2+¯S 3=1时，译码器被禁止，所有输出同时为l 。
表3-1图3-1 3—8线译码器74LS138逻辑图及引脚排列Y Y Y Y Y Y Y Y 01223(a)(b)74LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。
数字电路与逻辑设计实验报告实验三利用MSI设计组合逻辑电路(二)姓名：黄文轩学号：17310031班级：光电一班一、实验目的1.熟悉编码器.译码器数据选择器等组合逻辑功能模块的功能与使用方法。
2掌握用MSI设计组合逻辑电路的方法.二、实验器件1.数字电路实验箱数字万用表、示波器。
2.虚拟器件: 74LS151, 74LS00.三、实验预习1、使用数据分配器设计半加半减器半加半减器的真值表如下表所示：考虑到数据选择器的特性是根据传入的地址选择对应的数据，所以我们可以将S、A、B作为地址输入到74LS151的S2、S1、S0选择输入端，根据真值表的要求为D0~D7的数据输入端赋值(与高/低电平相连)，即可实现预期功能。
由于有两种不同的输出，我们需要两块74LS151来实现。
电路连接图如下所示：使用Multisum仿真检验正确性，以74LS197作为动态输入观察输出波形，仿真结果如下图所示：波形可以与真值表对应，我们判断这种电路接法是有效正确的。
二、使用74LS151设计逻辑单元逻辑单元的真值表如下图所示：74LS151输入端有三个，而目标逻辑单元有四个输入端，我们可以借助芯片的八个数据输入端置入第四个输入。
考虑对S1、S0、A的任一状态，输出Y可以表示为Y = f(B)的函数形式，因此只需要对每个状态，把B按照对应的逻辑接在D0~D7的数据输入端即可。
每个地址对应的逻辑如下表所示：这样我们可以得到使用一个与非门和74LS151芯片实现的逻辑单元，其电路图如下：使用Multisum仿真检验正确性，以74LS197作为动态输入观察输出波形，仿真结果如下图所示：同样实现了目标的逻辑功能，我们判断这种接法有效正确。
四、实验内容1、具体内容①AU(Arithmetic Unit,算术单元)设计，在实验箱上实现。
设计一个半加半减器，输入为S、A、B,其中S为功能选择口。
当S-0时输出A+B 及进位:当S=1时，输出A-B及借位。
实验五、MSI组合逻辑器件的应用一、实验目的1．熟悉常见的MSI组合器件的逻辑功能。
2．学习并掌握使用MSI器件实现组合逻辑问题的方法。
二、实验器材1．逻辑实验箱2．与非门74LS00(2片)3．双4选1数据选择器74LS153(2片)4．3—8线译码器74LS138(1片)5．二进制4位超前进位全加器74LS283(2片)三、预习要求1．复习有关用MSI器件实现组合逻辑问题的具体方法步骤2．参阅附录，熟悉74LS153、74LS138、74LS283的管脚及逻辑功能和使用方法。
四、实验原理1．数据选择器74LS153是双4选1数据选择器。
其中D0～D3是数据输入端，A、B是公共地址输入端(控制端)，G1、G2是选通端，Y是输出端。
在A、B端输入不同的地址代码，即可从四个输入数据中选出所需要的一个，并送到输出端。
S1、S2具有选择电路工作状态和扩展的功能，且低电平时有效。
详情自己参看附件中74LS153芯片资料说明。
2．译码器74LS138是用TTL与非门组成的3-8线译码器。
详情自己参看附件中74LS138芯片资料说明。
3.全加器74LS283是二进制4位超前进位全加器，仔细阅读芯片资料，了解各个引脚的功能。
我们一般习惯于十进制运算，两数相加时，逢10进1；但是在十六进制码的加法运算中，由4位二进制码组成的数相加时，是逢16进1。
因此，在进位时，若两数之和小于或等于1001(9)，两种加法结果相同；若两数之和大于或等于1010(10)，两种加法结果差0110(6)。
即：当十进制数需进位时，8421BCD码的4位二进制数还差6才能使第四位发生进位；反之，如果8421BCD码产生了进位，而本位结果比十进制数也差6，所以要在运算结果中加6(0110)修正。
例1：十进制数6+7＝13；8421BCD码为0110+0111＝1101。
“1101”无进位信号，须加6修正：1101+0110＝1，0011。
利用MSI设计组合逻辑电路实验报告一、实验目的1、掌握时序电路的设计2、熟练运用JK触发器二、实验仪器及器件1. 数字电路实验箱、数字万用表、示波器。
2. 器件：74LS48，74LS197，74LS153，各种逻辑门三、实验内容内容一：1、问题描述（1）利用JK触发器，设计具备完整功能74LS197的模块电路（2）设计测试系统，能够比较74LS197芯片与自行设计的模块电路具备完全相同的功能2、设计分析（1）关于74LS197MR 是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。
D0~D3 是并行输入数据端；Q0~Q3是计数器状态输出端。
74LS197 具有以下功能：A、清零功能当 MR=0 时，计数器异步清零。
B、置数功能当 MR=1，PL=0，计数器异步置数，预置功能，Q0-Q3与D0-D3一致。
C、PL=MR=1，clock由CLK1输入，CLK2与Q0相连，得到二、四、八、十六分频。
（2）JK触发器本实验中仅使用JK状态相同的情况，即保持和计数翻转。
（3）74ls197中的CLK1和CLK2分别对应于两个JK触发器中的CLK，另外另个JK触发器的CLK与JK触发的Q级联。
3、逻辑图4、比较测试（1）MR为0时，不管CLK1/CLK2如何，均清零。
测试程序如下：波形结果如下：如图中所示，黄色部分为74ls197波形图，蓝色为模块电路波形图。
两波形图一致，输出均为低电平，验证正确。
（2）MR=1,PL=0，并行送数状态，Q与对应D一致测试程序如下：波形结果如下：（3）PL=MR=1，clock由CLK1输入，CLK2与Q0相连，得到二、四、八、十六分频。
测试程序如下：波形结果如下：如图中所示，黄色部分为74ls197波形图，蓝色为模块电路波形图。
两波形图一致，输出均为16进制计数，验证正确。
内容二：1、问题描述（1）利用JK触发器，设计具备完整功能74LS194的模块电路（2）设计测试系统，能够比较74LS194芯片与自行设计的模块电路具备完全相同的功能。
专业计算类实验人实验题目：利用msi设计组合逻辑电路2015年5月1日一、实验目的：1．熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2．掌握用MSI设计的组合逻辑电路的方法。
3. 利用ISIS软件设计一个一元算术逻辑单元。
4. 了解Verilog HDl硬件描述语言。
二、实验仪器及器件：1．数字电路实验箱、数字万用表、示波器。
2．器件：74LS00X1,74LS197X1,74LS138X1,74LS151X13. 电脑，ISIS 7.1软件。
三、实验预习：1．复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
2．复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选择器实现组合逻辑电路。
3. 复兴计算机辅助电路反真软件ISIS 7.1。
四．实验原理：中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。
专业计算类实验人实验题目：利用msi设计组合逻辑电路2015年5月1日1．用译码器现实组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。
如图（一）为3线—8线译码器。
当附加控制门G S的输出为高电平(S=1)时，可由逻辑图写出。
从上式可看出。
Y0—Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。
所以这种译码器也叫最小项译码器。
如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
例如用3线-8线译码器74LS138实现全加器。
列出真值表如表（一）所示。
A、B是加数与被加数，C n 是低位向本位的进位，S为本位和，C n+1位是本位向高位的进位。
由真值表可得全加器的最小项之和表达式。
令74LS138的输入A2=A、A1=B、A0=C，在其输出端附加两个与非门，按照上述全加器的逻辑函数式连接。
实验三利用MSI设计组合逻辑电路姓名：学号：专业：一、实验目的：1．熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2．掌握用MSI设计的组合逻辑电路的方法。
二、实验仪器及器件：1．数字电路实验箱、数字万用表、示波器。
2．器件：74LS00X1,74LS197X1,74LS138X1,74LS151X1三、实验内容：实验1：用八选一数据选择器151设计一个函数发生器，它的功能表如图所示。
待静态测试检查电路正常工作后，进行动态测试。
将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1，S0，A，B，Y的波形.函数发生器功能表:表达式：W=AAAAADDAAA+ ADAAD ADAAAADAADAAADAAA++++++Y=实验过程中令则有D0 =0, D1=B, D2=B, D3=1, D4=B, D5=B, D6=1, D7=0;实验仿真电路图如下：模拟波形图CPBAS0S1Y实际电路接线:验输出Y的波形（上Y下CP）实验结果与仿真相近。
实验2数据分配器与数据选择器功能相反。
它是将一路信号送到地址选择信号指定的输出。
如输出为D，地址信号为A，B，C, 可将D 按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。
其真值表如表所示。
试用3线-8线译码器74LS138 实现该电路。
将74LS197连接成八进制作为电路的输入信号源，将QD，QC，QB 分别与A、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0——F7的波形。
电路仿真连接图：实验输出波形图：注：①F0~F7的波形均相同（但存在着相位差）②示波器没有接入CP是因为进行实验2时，发现CP信号影响了此时波形输出，导致波形失真，故只输出一个波形图。
总结与体会。
1.实验1中，由真值表化来的逻辑函数式必须化成最小项形式，确定好S0,S1,A,B 中哪三个为芯片输入端，输出Y则用剩下一个表示。
msi组合逻辑电路实验报告一、实验目的本次实验的主要目的是通过设计和制作MSI组合逻辑电路，加深对数字电路原理和逻辑门的理解，掌握数字电路的设计方法和制作技巧。
二、实验原理MSI组合逻辑电路是由多个基本逻辑门组成的复杂逻辑电路。
在本次实验中，我们将使用74LS181（4位算术逻辑单元）芯片来设计并制作一个具有加减乘除四种运算功能的MSI组合逻辑电路。
74LS181芯片具有4位数据输入端A、B和4位数据输出端F以及8个控制输入端P0~P3、G0~G3。
其中，P0~P3用于选择运算类型，G0~G3用于选择运算数。
三、实验步骤1. 确定电路功能需求：根据实验要求，需要设计一个能够进行加减乘除四种运算的MSI组合逻辑电路。
2. 了解芯片引脚功能：查阅74LS181芯片手册，了解其引脚功能及各个控制输入端和输出端的作用。
3. 设计逻辑图：根据所需功能和芯片引脚功能，设计出所需的逻辑图，并分析其工作原理。
4. 制作电路板：根据逻辑图，使用EDA软件进行电路板设计，并进行打样、蚀刻、钻孔等制作工序。
5. 安装芯片：将74LS181芯片插入电路板上的芯片座，并连接所需的电源和信号线。
6. 调试电路：使用万用表等测试仪器对电路进行测试和调试，确保其正常工作。
7. 测试功能：使用开关输入不同的控制信号和数据信号，观察输出端是否符合所需功能要求。
四、实验结果经过反复调试和测试，最终成功制作出了一个能够进行加减乘除四种运算的MSI组合逻辑电路。
在输入不同的控制信号和数据信号后，输出端能够正确地输出运算结果。
五、实验总结本次实验通过设计和制作MSI组合逻辑电路，深入理解了数字电路原理和逻辑门的工作原理。
同时也掌握了数字电路的设计方法和制作技巧。
在实验中遇到问题时，我们需要耐心分析并找到解决办法。
只有通过不断实践和学习，才能更好地掌握数字电路设计与制作技术。
实验三 验证性实验——MSI 译码器逻辑功能测试一．实验目的1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证3—8线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法；。
二．实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
l ．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。
其中A 2、A 1、A 0为地址输入端，￣Y 0~￣Y 7为译码输出端，S 1、¯S 2、¯S 3为使能端。
表3-1为74LSl38功能表。
当S 1=1，¯S 2+¯S 3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。
当S 1=0；¯S 2+¯S 3=×（注：“×”即不论是什么逻辑值的意思。
）；或S 1=×，¯S 2+¯S3=1时，译码器被禁止，所有输出同时为l 。
表3-1图3-1 3—8线译码器74LS138逻辑图及引脚排列A 0 A 1 A 2 (a)(b)74LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。
实验五 MSI 组合电路逻辑功能测试
一、实验目的
1．会正确测试全加器、编码器、译码器、数据选择器等组合逻辑功能模块的逻辑功能，并能正确描述。
2.了解组合逻辑功能模块的工作特点。
二、实验仪器与器材
1．XST-5B 数字电路实验装置、实验模板
2．集成电路74LS148、74LS138、74LS151等。
3．导线若干、+5V 电源 三、预习要求
预习半加器、全加器、编码器、译码器、数据选择器、数值比较器的逻辑功能。
四、实验原理
中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。
1．全加器
全加器－－考虑低位进位数的两个一位二进制数的加法运算逻辑电路。
二进制全加器的输入有加数Ai ，被加数Bi ，来自低位的进位数Ci-1；输出也有两个，分别是和数Si 和进位数Ci 。
表5-1是全加器的真值表，其中i A ，i B 表示两个加数，1i C -表示来自低位的进位，i S ，i C 表示相加后得到的和及进位。
1i i i i S A B C -=⊕⊕
(i C =
表5-1 全加器真值表
2.编码器
编码器是一种常用的组合逻辑电路，用于实现编码操作。
编码操作就是将具体的事物或状态表示成所需代码的过程。
按照所需编码的不同特点和要求，编码器主要分成二类：普通编码器和优先编码器。
普通编码器：电路结构简单，一般用于产生二进制编码。
包括：a．二进制编码器：如用门电路构成的4—2线，8—3线编码器等。
b．二一十进制编码器：将十进制的0～9编成BCD码，
优先编码器：当有一个以上的输入端同时输入信号时，普通编码器的输出编码会造成混乱。
为解决这一问题，需采用优先编码器。
如8线—3线集成二进制优先编码器74LS148、10线—4线集成BCD码优先编码器74LS147等。
表5-2 8线3线编码器功能表
3．译码器
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给
定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
表5-3是3线/8线译码器74LS138的功能表。
表5-3
4．数据选择器
数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产
生器等。
表5-4是4选1数据选择器74LS153的功能表。
表5-4
五、实验内容与步骤
1.全加器逻辑功能测试
将全加器的输入端
A，i B，1i C-分别接逻辑电平，输出i S，i C接状
i
态显示灯（LED），按表5-1所列
A，i B，1i C-的状态，测试i S，i C的相
i
应状态，将测试结果与表5-1进行比较。
2.编码器逻辑功能测试
按表5-2中给定的输入状态。
测试输出，将测得的结果与表5-2进行比较。
3.译码器逻辑功能测试
按表5-3中给定的输入状态。
测试输出，将测得的结果与表5-3进行比较。
4.数据选择器逻辑功能测试
①按表5-4中给定的输入状态。
测试输出，将测得的结果与表5-4进行比较。
②八选一数据选择器74LS151功能测试（自己根据管脚排列和测试结果写出功能表及函数表达式）
六、实验报告
1、完成实验报告的数据测量，写出实验报告并对实验结果进行分析、讨论。
2、写出各芯片的函数表达式。
3、思考题：
⑴组合逻辑电路的特点？
⑵138译码器在正常工作状态下，输入ABC=011时对应哪一个译码输出端？由此说明A、B、C中哪一个为高位输入端？
⑶实验的注意事项及主要经验体会。
注意：写实验报告时，实验结果包含功能表，函数表达式，实验原理
部分不需要写功能表（或真值表）。
附录：
123
4567
14131211109
8
GND V CC 74LS148
1516（a ）
7I EX
Y S Y 2Y 1Y 0
Y Y
Y
Y （b ）
1Y Y
ST 6I 5I 4I 3
I 2I 1I 0I 3I 2I I 0
I 7
I ST
6I 5I 4I 74LS148
≥1。
