数字逻辑 课后习题答案

第四章 习题答案

1.设计4个寄存器堆。

解：

寄存器组DMUXWR数据输入DRMUX数据输出译码器地址

2. 设计具有4个寄存器的队列。

解：

64位移位寄存器64位移位寄存器64位移位寄存器64位移位寄存器64×4数据存储阵列输入缓冲器输入数据I0I1I2I3输出缓冲器O0O1O2O3输出数据输入控制逻辑输出控制逻辑标志寄存器和控制器输入就绪移入输出就绪移出

3．设计具有4个寄存器的堆栈

解：可用具有左移、右移的移位寄存器构成堆栈。

栈顶SR1SR2SR3：：输入数据输出数据模n计数器压入弹出（右移）（左移）向高加向低减组合电路上溢下溢：：

4．SRAM、DRAM的区别

解：DRAM表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。DRAM拥有更高的密度，常常用于PC中的主存储器。

SRAM是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM要快。SRAM常常用于高速缓冲存储器，因为它有更高的速率；

5. 为什么DRAM采用行选通和列选通

解：DRAM存储器读/写周期时，在行选通信号RAS有效下输入行地址，在列选通信号CAS有效下输入列地址。如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。由于DRAM需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。每当一个行地址信号RAS有效选中某一行时，该行的所有存储体单元进行刷新。

逻辑与数字系统设计课后习题答案

第一章数字逻辑基础

1-1（1）（102）（2）219 （3）（10.25）（4）（31.857）（5）（0.453125）

1-2（1）11111

（2）1000000

3）1110011

4）100101.1011

5）0.101

1-11

1）不正确

2）不正确

3) 不正确

4) 正确

1-21

1)F=M(0,1,7)

2)F=M(1,3,5) 3)F=M(0,2,4,7)

5)F=m（0,3,5,6,）

第二章逻辑门电路

2-5

（a）I LED=（5-2-0.5）/0.33=7.58 mA

第五章 触发器

5-1

由或非门构成的基本RS触发器的特性表：

S

R Q Q* 功能

0 0 Q Q 保持

0 1 X 1 置位

1 0 X 0 复位

1 1 X 0* 约束

Q端波形：

5-3

(a) RS触发器的输入S=AQ，R=BQ，代入RS触发器的特性方程Q*=S+RQ中，得：Q*=S+RQ=AQ+(BQ) Q=AQ+(B+Q)Q=AQ+BQ

(b) RS触发器的输入S=CQ，R=DQ，代入RS触发器的特性方程Q*=S+RQ中，得：Q*=S+RQ=CQ+(DQ) Q=CQ+(B+Q)Q=CQ+Q=C+Q

5-7

RS触发器的输入S=(AQ)=A+Q，R=(BQ)，代入RS触发器的特性方程Q*=S+RQ中，得：Q*=S+RQ=(A+Q)+((BQ) )Q=A+Q+BQ=A+Q

5-8

由图中可知，当RD=0时，Q1*=Q2*=0；当RD=1时，在时钟脉冲的下降沿，Q1*=D，Q2*=JQ2+KQ2= Q1Q2，画出波形图：

5-16

(1) 正边沿JK触发器，在CP的上升沿Q*= JQ+KQ，波形如下：

(2) 负边沿JK触发器，在CP的下降沿Q*= JQ+KQ，波形如下：

第 四 章

1． 分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。

图1 组合逻辑电路

解答

○1 根据给定逻辑电路图写出输出函数表达式

CABCBABCAABCF

○2 用代数法简化输出函数表达式

CBAABCCBAABCC)B(AABCCABCBABCAABCF

○3 由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。故该电路为“一致性电路”。

○4 实现该电路功能的简化电路如图2所示。

图2

4．设计一个组合电路，该电路输入端接收两个2位二进制数A=A2A1,B=B2B1。当A＞B时，输出Z=1，否则Z=0。  解答

○1 根据比较两数大小的法则，可写出输出函数表达式为

11212122112222BAABBABAB)AB ⊙(ABAZ

○2根据所得输出函数表达式，可画出逻辑电路图如图6所示。

图6

6．假定X=AB代表一个2位二进制数，试设计满足如下要求 (2) Y=X3

(Y也用二进制数表示。) 

○1 假定AB表示一个两位二进制数，设计一个两位二进制数立方器。

由题意可知，电路输入、输出均为二进制数，输出二进制数的值是输入二进制数AB的立方。由于两位二进制数能表示的最大十进制数为3，3的立方等于27，表示十进制数27需要5位二进制数，所以该电路应有5个输出。假定用TWXYZ表示输出的5位二进制数，根据电路输入、输出取值关系可列出真值表如表4所示。

表4

《数字逻辑》习题解答

第 1 页 毛法尧 第二版

习题一

1.1 把下列不同进制数写成按权展开式:

⑴ (4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3

⑵ (10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4

⑶ (325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3

⑷ (785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-3

1.2 完成下列二进制表达式的运算:

1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：

⑴ (1110101)2=(165)8=(75)16=7×16+5=(117)10

⑵ (0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10

⑶ (10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)10

1.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：

⑴ (29)10=(1D)16=(11101)2=(35)8

⑵ (0.207)10=(0.34FDF)16=(0.00111)2=(0.15176)8

采用0舍1入规则

⑶ (33.333)10=(21.553F7)16=(100001.01011)2=(41.25237)8

《数字逻辑》习题解答

第 2 页 1.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?

解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能被(4)10整除.