下载文档原格式
第三次实验课 反相器（下）实验日期：20142.3 分析如下电路，解答下列问题上面的电路用两种方式实现了反相器，左图只使用了NMOS ，右图则使用了CMOS(NMOS 和PMOS)。
试完成：V F 3.0-=φ1.仿真得到两个电路的VTC 图形答：红色的为仅用NMOS 实现的反相器的VTC 图形；蓝色的为使用CMOS 的反相器的VTC 图形,如图：2.计算两种电路的V OH ，V OL 及V M 。
可参考波形确定管子的工作状态。
答：①当Vin=2.5V 时，N 管导通有在体偏置条件下阀值电压公式：)22(0F SB F T T V V V φφγ-+-+=()()()⎥⎦⎤⎢⎣⎡--=⎥⎦⎤⎢⎣⎡--=⎥⎦⎤⎢⎣⎡--=22220'2011'222'OL OL T in n DS DS T GS M M n d DSAT DSAT T DD M M n DSAT V V V V L W k V V V V L W k I V V V V L W k I （M2速度饱和）将下列数据代人VV V A k V V V D SAT n F T 63.0,/10115,3.0,43.026'0=⨯=-==-φ25.075.0,25.0375.01122==M M M M L W L W解得： V V OL 2875.0=当Vin=0V 时，N 管截止，Vout=OH V =2.5V求解M V :当out in V V =时，由于GS DS V V =，M1工作在饱和区此时流过M1（速度饱和）的电流为：()⎥⎥⎦⎤⎢⎢⎣⎡--=22011'1DSAT DSAT T in M M n DSAT V V V V L W k I （1） 流过M2的电流为（速度饱和）()⎥⎥⎦⎤⎢⎢⎣⎡---=2222'2DSAT DSAT T out DD M M n DSAT V V V V V L W k I (2) )22(0F SB F T T V V V φφγ-+-+=（3）M out in SB V V V V ===联立方程解得M V =1.017V②对于CMOS 器件当Vin=0时，V V V out O H 5.2==当Vin=2.5时，V V V out O L 0==求解M V :当out in V V =时，由于GS DS V V =，NMOS 与PMOS 工作在饱和区由于T M D SAT V V V -<，此时已经发生了速度饱和（参考波形）代入，联立解得：将下列数据V V V V V V V V V A k V A k L W k k L W k k V k V k r r V V V r V V V V V V V V k V V V V k DSATp DSATn Tp Tn p n pp p p nn n n DSATnn DSATpp DSAT TP DD DSAT Tn M DSATp Tp DD M DSATp p DSATn Tn M DSATn n 1,63.04.0,43.0,/1030,/101151)2/()2/(0)2/()2/(26'26'''-==-==⨯-=⨯====+++++==---+----M V =1.132315968V3.哪一种结构的反相器的功能性更好，为什么？(噪声容限，再生性，过渡区增益)答：CMOS 反相器更好。
数字集成电路实验报告西北工业大学2014年5月7日星期三实验二、反相器（上）一、分析电路，解答下面的问题。
1． 这个电路是不是反相器，为什么？该门属于有比逻辑，还是无比逻辑，为什么?答：该电路是反相器电路，因为当输入为0时，MOS 管截止，vout 连接到高电位Vdd ，当输入为Vdd 时，输出取决于MOS 管电阻与上面电阻的分压，是一个较低的电位。
该门是一个有比逻辑，因为输出与MOS 管的尺寸有关。
2． 计算出这个电路的VOH VOL 及VIH VIL 。
（计算可先排除速度饱和的可能）答：V V v V O H in 5.20=⇒=v V in 5.2=时,无法判断器件工作状态。
假设NMOS 工作在临界饱和区有：AI V R I vV V V AI V V L W K I D out L D T in out D T in D 61142`1073.55.207.243.05.21039.7)(2/--⨯=⇒+=⎪⎩⎪⎨⎧=-=-=⨯=⇒-⨯=这样的话根据D D I I <1说明器件饱和时，同一通路上下电流大小不一致。
那么Vout 必须相应减小使同一通路的电流一致，所以器件必定进入线性区。
进一步求Vol⎪⎪⎪⎩⎪⎪⎪⎨⎧=+=--=v V V R I V V V V L WK I in OL L D OL OL T in D 5.25.2]2)[(2` 6`10115-⨯=K 将，5.0/5.1=LW，43.0=T V 代入kohm R L 75=VVol A I 0.04638 10272.35=⨯=-(注：经过Hspice 仿真结果为0.0356V )当out in V V =时NMOS 工作在饱和区⎪⎩⎪⎨⎧+=-⨯=outL D T in D V R I V V L W K I 5.2)(2/2`可解得反相器阈值电压===out in M V V V 0.7932V此时 -9.3978V)43.0(875.25,)43.0(9375.125.22=--==--=in VinVoutin out V d d g V V ⎪⎪⎩⎪⎪⎨⎧=--==+=0.6116V ||0.8776V ||g V V V V g V V V M OH MIL M M IH分析电路噪声容限。
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
一、实验目的1. 理解反相器的工作原理，掌握反相器的设计方法；2. 学习使用模拟电路设计软件，进行反相器电路的搭建与仿真；3. 提高动手实践能力，培养团队协作精神。
二、实验原理反相器是一种基本的逻辑门电路，其功能是将输入信号进行反转输出。
本实验采用CMOS反相器，由P型MOSFET和N型MOSFET组成。
当输入信号为高电平时，P型MOSFET导通，N型MOSFET截止，输出信号为低电平；当输入信号为低电平时，P 型MOSFET截止，N型MOSFET导通，输出信号为高电平。
三、实验仪器与材料1. 实验仪器：示波器、信号发生器、电源、面包板、导线等；2. 实验材料：CMOS集成电路芯片、电阻、电容等。
四、实验步骤1. 设计反相器电路：根据实验要求，设计一个简单的CMOS反相器电路，并绘制电路原理图。
2. 电路搭建：按照电路原理图，在面包板上搭建反相器电路，包括P型MOSFET、N型MOSFET、电阻、电容等元件。
3. 信号输入：使用信号发生器产生不同幅值的正弦波信号，作为反相器的输入信号。
4. 信号采集：使用示波器分别测量反相器的输入信号和输出信号，观察信号的变化。
5. 数据分析：分析反相器的输入输出特性，验证反相器的工作原理。
6. 仿真实验：使用模拟电路设计软件，对反相器电路进行仿真实验，观察仿真结果与实际实验结果是否一致。
五、实验结果与分析1. 实验结果通过实际搭建电路和仿真实验，观察到了以下现象：（1）当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
（2）实际实验和仿真实验结果基本一致，说明实验设计合理，电路搭建正确。
2. 数据分析（1）输入输出特性：反相器的输入输出特性如图1所示。
当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
（2）电路功耗：反相器的功耗主要来源于电阻和电容的功耗。
在本实验中，电路功耗较小，约为几毫瓦。
六、实验总结1. 通过本次实验，掌握了反相器的工作原理，学会了反相器的设计方法。
第五章 CMOS 反相器 第一节 对逻辑门的基本要求（1）鲁棒性（用静态或稳态行为来表示）静态特性常常用电压传输特性（VTC）来表示（即输出与输入的关系）， 传输特性上具有一些重要的特征点。
逻辑门的功能会因制造过程的差异而偏离设计的期望值。
V(y) 电压传输特性（直流工作特性）VOH fV(y)=V(x)VM开关阈值VOL VOL VOHVOH = f(VOL) VOL = f(VOH) VM = f(VM)V(x)额定电平2004-9-29 清华大学微电子所《数字大规模集成电路》 周润德 第5章第1页（2）噪声容限：芯片内外的噪声会使电路的响应偏离设计的期望值 （电感、电容耦合，电源与地线的噪声）。
一个门对于噪声的敏感程度由噪声容限表示。
可靠性―数字集成电路中的噪声v(t) i(t)V DD电感耦合电容耦合电源线与地线噪声噪声来源： （1）串扰 （2）电源与地线噪声 （3）干扰 （4）失调 应当区分： （1）固定噪声源 （2）比例噪声源 浮空节点比由低阻抗电压源驱动的节点更易受干扰 设计时总的噪声容限分配给所预见的噪声源2004-9-29 清华大学微电子所《数字大规模集成电路》 周润德 第5章第2页噪声容限（Noise Margin）V“1” V OH V IHout OH 斜率 = -1V不确定区 斜率 = -1ILV “0” VVOLOL V IL V IH V in2004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第3页噪声容限定义"1"噪声容限（Noise Margin） 容许噪声的限度V IH高电平 噪声容限VOHNM H未定义区 低电平 噪声容限V OL "0" NM L V IL抗噪声能力（Noise Immunity） 抑止噪声的能力门输出门输入2004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第4页理想逻辑门V outg=∞Ri = ∞ Ro = 0 Fanout = ∞ NMH = NML = VDD/2V in2004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第5页早期的逻辑门5.0 4.0 3.0 2.0 VM 1.0 NM H NM L0.01.02.03.0 V in (V)4.05.02004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第6页（3） “再生”特性：逻辑门的“再生”特性使被干扰的信号能恢复到名义 的逻辑电平。
集成电路集中上机实验报告——反相器、与非门设计学院：专业：姓名：学号：一、实验目的（一）全面了解Schematic设计环境，并学会运用（二）掌握与非门、或非门、反相器等电路原理图输入方法（三）掌握逻辑符号创建方法二、实验原理启动Schematic Editor后，在命令解释窗口CIW中，打开任意库与单元中的Schematic视图，浏览Schematic Editing窗口，具体介绍如下：图2.1 Schematic Editing窗口菜单栏中可选菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。
图标栏内的所有命令都可以在菜单栏实现，图标栏提供使用频率较高的一些菜单为快捷方式，旨在提高设计效率。
在设计过程中，除了可以使用图标快捷方式外，还有盲键（Bindkey）快捷方式。
Cadence系统安装过程中已经设置了通用的盲键，但用户可以根据自己的需要自行设置，在CIW窗口中，选择Options→Bindkeys，可以对所有设置的盲键自定义。
Cadence系统支持3D鼠标，左、中、右分别定义为LMB、MMB、RMB。
LMB用于点击和选择之用，MMB用于辅助编辑，RMB与LMB配合使用，在调查元件属性，局域放大，元件旋转等方面都有应用，在具体实验过程中有详细说明。
在所有元件的添加中，必须定义元件的属性。
最后，为了后续设计中执行仿真，每个元件必须具有物理模型（Model），在lab3中将有实例说明。
三、电路原理图设计的一般流程（一）创建库与视图（二）添加元件：在Schematic Editing窗口中，选择Add→Instance。
（三）添加Pins ：在左侧Tool bar图标栏中选择pin icon图标，出现Add form，在Pin names栏中输入。
（四）添加Sources和Ground：选择Add→Instance，在Library column中选择analogLib，再选择vdd并添加到schematic中。
1. 2. 计算出这个电路的V OH V OL 及V IH V IL 。
（计算可先排除速度饱和的可能）V in =0时，V OH =2.5VV in=2.5时,假设NMOS 工作在临界饱和区：AI V R I vV V V A I V V L W K I D out L D T in out D T in D61142`1073.55.207.243.05.21039.7)(2/--⨯=⇒+=⎪⎩⎪⎨⎧=-=-=⨯=⇒-⨯=这样的话根据D D I I <1，器件实际工作在线性区⎪⎪⎪⎩⎪⎪⎪⎨⎧=+=--=v V V R I V V V V L W KI in OL L D OL OL T in D 5.25.2]2)[(2`6`10115-⨯=K 将， 5.0/5.1=L W，43.0=T V 代入kohm R L 75=解得：=OL V 0.04633V由图得：V OH =2.5V, V OL =0.0356V. 当out in V V =时，NMOS 工作在饱和区⎪⎩⎪⎨⎧+=-⨯=outL D T in D V R I V V L W K I 5.2)(2/2`反相器阈值电压===out in M V V V 0.7932 此时 -6.8978)43.0(875.255.2,)43.0(9375.125.22=--==--=in VinVoutin out V d d g V V ⎪⎪⎩⎪⎪⎨⎧=--==+=0.5458||0.9082||g V V V V g V V V M OH M IL M M IH由图得：V IH=0.881V, V IL=0.0378V.SP文件：.TITLE 1.2UM CMOS INVERTER.options probe.options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect.lib'C:\synopsys\cmos25_level49.lib' TT.unprotect.global vddMn out in 0 0 NMOS W=1.5u L=0.5u *（工艺中要求尺寸最大0.5u）RL OUT VDD 75kVDD VDD 0 2.5VVIN IN 0 0.DC VIN 0 2.5V 0.1V.op.probe dc v(out).end2.3.分析电路噪声容限。
数字集成电路设计实验报告Prepared on 24 November 2020哈尔滨理工大学数字集成电路设计实验报告学院：应用科学学院专业班级：电科12 - 1班学号： 32姓名：周龙指导教师：刘倩2015年5月20日实验一、反相器版图设计1.实验目的1）、熟悉mos晶体管版图结构及绘制步骤；2）、熟悉反相器版图结构及版图仿真；2. 实验内容1）绘制PMOS布局图；2）绘制NMOS布局图；3）绘制反相器布局图并仿真；3. 实验步骤1、绘制PMOS布局图：(1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察；2、绘制NMOS布局图：(1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览；3、绘制反相器布局图：(1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice模拟；4. 实验结果nmos版图pmos版图反相器的版图反相器的spice文件反相器的仿真曲线5.实验结论通过对仿真曲线的分析，当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
广西机电职业技术学院电气系实验报告学号20100211020实验名称画反相器上机时间实验成绩实验目的：1、熟悉使用版图设计软件Tanner L-EDIT 11.1；2、了解软件的操作流程和基本参数的设置；3、学会修改错误；4、学会看编译文件、电路图等；实验要求：1、计算机；2、Tanner L-EDIT 11.1版图开发软件；实验内容：下面是反相器符号。
1、一、电路图1、新建一个名为“f_x_q.sdb”的工程文件，Module——now新建名为“f_x_q”的电路图2、保存后复制粘贴到新的电路图里命名为“f_x_q_2”添加直流源和交流源3、保存后设置瞬时仿真最大值为1ns 仿真长度为400ns4、输出信号输入端（IN）和信号输出端（out）的瞬时波形得下图5、开始仿真6、相同方法输入信号换成直流信号，命名为“f_x_q_3”二、版图1、打开L-Edit软件新建名为F_X_Q.tdb的文件再里头新建元件有PB(basecontactn)、NB（basecontactn）、PMOS、NMOS、IN(输入端)、OUT(输出端)、PB(basecontactn)NB（basecontactn）PMOSNMOSIN(输入端)OUT(输出端)2、以上元件都要进行DRC错误检查，因为out端少了金属一层，所以提示会出错。
3、新建元件F_X_Q导入以上所有元件并画地和电源并连线，加入节点名称，如下图4、检查没有错误后创建仿真文件。
得按要求添加周期为100ns高电平保持时间为50ns高低跳变时间为5ns幅度电位为0~5v的交流源Va 总电源5v的直流源vvdd加入仿真长度和时间1ns 400ns三、进行电路图和版图的一致性对比结果：。
深圳大学实验报告课程名称：数字集成电路设计
实验项目名称：反相器
学院：信息工程学院
专业：集成电路设计与集成系统
指导教师：
报告人：学号：
实验时间：2014.12.21
实验报告提交时间：2015.1.4
教务处制
一、实验目的
设计一个反相器，通过spectre 仿真，并绘制其版图，通过DRC 和LVS 验证。
二、实验内容
在完成spectre 仿真
完成版图设计
通过DRC 验证
通过LVS 验证
完成实验报告
三、实验步骤
1.绘制反相器原理图
2.反相器仿真
仿真结果截图如下
3.反相器版图设计
4.LVS验证
四、实验中遇到的问题
主要都是在元器件的边缘的放置的问题，因为层次太多，所以首次进行验证的时候报错
很多。
六、实验心得
这是第一次进行版图设计，所以很多地方会出现缺漏，所以基本花了一天的时间进行设计，尤其是很多细节的问题的影响更是大，对软件的不熟悉和对硬件排版的知识的缺乏使我重新设计了两三遍，获得最后的设计成功的时候真的是非常高兴的。
想要对这一门技术有所掌握，必须得投入大量的时间和精力。
指导教师批阅意见：
成绩评定：
指导教师签字：
年月日备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。
反相器实验报告反相器实验报告引言反相器是电子电路中常用的一种元件，它可以将输入信号的相位进行180度的翻转。
本次实验旨在通过搭建一个基本的反相器电路，验证其工作原理，并探究其在实际应用中的一些特性。
实验原理反相器是由一个晶体管和几个电阻器组成的简单电路。
晶体管作为放大元件，可以控制电流的流动，而电阻器则用来限制电流的大小。
当输入信号为高电平时，晶体管处于截止状态，输出信号为低电平；而当输入信号为低电平时，晶体管处于饱和状态，输出信号为高电平。
这样就实现了输入信号相位的反转。
实验步骤1. 准备材料和设备：晶体管、电阻器、电源、示波器等。
2. 搭建电路：按照实验原理中所述的电路图，连接晶体管、电阻器和电源。
3. 测量电流和电压：使用万用表测量电流和电压的数值，并记录下来。
4. 输入信号测试：将示波器连接到电路的输入端和输出端，观察输入信号和输出信号的波形，并记录下来。
5. 分析数据：根据测量数据和波形图，分析反相器的工作原理和特性。
实验结果与讨论通过实验，我们得到了以下数据和观察结果：1. 输入电压为高电平时，输出电压为低电平；输入电压为低电平时，输出电压为高电平。
这验证了反相器的工作原理。
2. 输入信号的频率对反相器的输出有一定的影响。
当频率较低时，输出信号的波形较为稳定；而当频率较高时，输出信号的波形可能出现失真。
3. 输入信号的幅度对反相器的输出也有影响。
当输入信号的幅度较小时，输出信号的幅度也会相应减小；而当输入信号的幅度较大时，输出信号的幅度也会增大。
4. 在实际应用中，反相器常用于信号放大、波形变换等电路中。
通过调整电阻器的阻值和电源的电压，可以实现不同的放大倍数和波形变换效果。
结论通过本次实验，我们成功搭建了一个基本的反相器电路，并验证了其工作原理。
反相器在电子电路中具有广泛的应用，可以实现信号的相位反转、波形变换等功能。
在实际应用中，我们还可以通过调整电路参数来达到不同的效果。
反相器的研究和应用对于电子技术的发展具有重要意义。
一、实验目的：
1、熟悉T-spice的使用，并且熟练掌握。
2、仿真出反相器的输出曲线，并观察它的特性。
二、实验原理：
CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。
通常P 沟道管作为负载管，N沟道管作为输入管。
两个MOS管的开启电压VGS(th)P<0，VGS(th)N >0，通常为了保证正常工作，要求VDD>|VGS(th)P|+VGS(th)N。
若输入vI为低电平(如0V)，则负载管导通，输入管截止，输出电压接近VDD。
若输入vI为高电平(如VDD)，则输入管导通，负载管截止，输出电压接近0V。
三、实验步骤：
1、画出反相器的仿真图
实验小结：
通过这次Hspice仿真反相器的上机实验，我收获颇多。
第一、我更加熟悉了Hspice 仿真环境的使用，对T-spice更加的熟练。
这将对我以后再做其它实验奠定了良好的基础。
第二、以前只在课堂上听老师讲授那些反相器的原理和输出曲线等，但自己的意识当中对反相器的工作还是很疑惑，在做完这个仿真实验后，才恍然大悟，觉得反相器原来就是这么回事。
第三、反相器是我们学习数字集成电路的桥梁，我们后续将会用它进行许多的设计，所
以这次实验的重要度是很高的。
我非常的重视这次实验。
数字集成电路学习总结5CMOS反相器今天开始总结数字集成电路。
这本书其实算是本科最难的⼀本了，细节过多⽆法卒读，涉及到的知识也⾮常全⾯。
实际上本科课程安排中并为将其作为重点，我们的课⾮常⽔，不知道讲了什么。
今天详细总结⼀下。
当时然由于内容过多，⽆法全部涵盖，只能⼤致总结，并着重记录定性的结论。
涉及到计算之类的问题，就只能略过了。
第五章 COMS反相器5.1 引⾔为什么从第五章开始，原因是这章⽐较基础，详细学习CMOS反相器后，才能继续看组合电路和时序电路等等。
研究的对象有如下⼏个指标：成本（复杂性和⾯积）、完整性和稳定性（静态特性）、性能（动态特性）、能量效率（功耗）。
5.2 静态CMOS反相器——直观综述课本上的描述：晶体管只不过是⼀个具有⽆限关断电阻和有限导通电阻的开关。
以开关来理解，可以推导出其他重要特性：1、输出⾼电平和低电平分别为VDD和GND，换⾔之，电压摆幅等于电源电压。
因此噪声容限很⼤。
2、逻辑电平与器件的相对尺⼨⽆关，所以晶体管可以采⽤最⼩尺⼨。
这⾥有⼀个概念叫⽆⽐逻辑3、稳态时，输出和VDD或GND之间总存在有限电阻的通路。
因此⼀个设计良好的CMOS反相器具有低输出阻抗，这使得它对噪声和⼲扰不敏感。
4、输⼊电阻极⾼。
理论上，单个反相器可以驱动⽆穷个门，或者说有⽆穷⼤的扇出。
但很快我们发现增加扇出也会增加传播延时。
因此扇出不会影响稳态特性，会影响瞬态特性。
5、忽略漏电流的话，意味着⽆静态功耗。
之前常⽤的是NMOS电路，静态功耗不为0，限制了集成度。
后来必须转向CMOS。
电压传输特性（VTC）的性质和形状可以通过图解法迭加两管的图像得到。
结果是观察到VTC具有⾮常窄的过渡区。
我们可以把开关特性简化为RC电路，⼀个快速门的设计是通过减⼩输出电容或者减⼩晶体管的导通电阻（增⼤宽长⽐）实现的。
5.3 CMOS反相器稳定性的评估——静态特性5.3.1 开关阈值开关阈值VM定义是Vin=Vout的点，利⽤图解法可以看出。
目录摘要 (3)绪论 (5)1软件介绍及电路原理 (6)1.1软件介绍 (6)1.2电路原理 (6)2原理图绘制 (8)3电路仿真 (10)3.1瞬态仿真 (10)3.2直流仿真 (11)4版图设计及验证 (12)4.1绘制反相器版图的前期设置 (12)4.2绘制反相器版图 (13)4.3 DRC验证 (15)结束语 (17)参考文献 (18)摘要CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。
本文将简单的介绍基于ORCAD和L-EDIT的CMOS反相器的电路仿真和版图设计，通过CMOS反相器的电路设计及版图设计过程，我们将了解并熟悉集成电路CAD的一种基本方法和操作过程。
关键词：CMOS反相器ORCAD L-EDIT版图设计AbstractThe huge development potential of CMOS technology itself is the foundation of sustainable development of IC high speed. The manufacturing level of development of the integrated circuit to the deep sub micron technology, CMOS low power consumption, high speed and high integration have been fully reflected. In this paper, the circuit simulation and layout design of ORCAD and L-EDIT CMOS inverter based on simple introduction, through the circuit design and layout design process of CMOS inverter, we will understand and a basic method and operation process, familiar with IC CAD.Keywords: CMOS inverter layout ORCAD L-EDIT绪论20世纪是IC迅速发展的时代。
