FPGA+C6748高速数据采集处理开发板
- 格式:pdf
- 大小:2.10 MB
- 文档页数:20
Revision HistoryDraft Date Revision No. Description 2018/7/31 V1.4 1.文档优化。
2018/7/4 V1.3 1.更新为A4版本。
2017/12/19 V1.2 1.排版修改。
2.硬件参数命名修改。
3.图片命名修改。
4.新增硬件框图。
5.修改产品订购型号和替换产品参数解释图。
6.修改附录A例程。
7.更新为A4版,替换封面、产品图、硬件资源图。
2016/1/29 V1.1 1.排版修改。
2014/7/30 V1.0 1.初始版本。
目录1 开发板简介 (4)2 典型运用领域 (6)3 软硬件参数 (6)4 开发资料 (9)5电气特性 (10)6机械尺寸图 (10)7产品认证 (12)8产品订购型号 (13)9开发板套件清单 (14)10技术支持 (14)11增值服务 (15)更多帮助....................................................................................................... 错误!未定义书签。
附录A 开发例程.. (16)1DSP TMS320C6748开发板简介基于TI定点/浮点DSP TMS320C6748处理器,主频456MHz,超低功耗; 集成uPP、SATA、USB 2.0 OTG等大数据接口;55mm*33mm,C6000系列DSP核心板,仅硬币大小;采用精密工业级B2B连接器,占用空间小,稳定性强,易插拔,防反插; 通过高低温、振动测试认证,满足工业环境需求,发热量小;支持裸机、SYS/BIOS操作系统。
图 1 开发板正面图图 2 开发板斜视图图 3 开发板侧视图1图 4 开发板侧视图2图 5 开发板侧视图3图 6 开发板侧视图4TL6748-EasyEVM是一款基于广州创龙SOM-TL6748核心板设计的浮点DSP C6748开发板,它为用户提供了SOM-TL6748核心板的测试平台,用于快速评估SOM-TL6748核心板的整体性能。
基于FPGA的高速数据采集系统设计与实现的开题报告一、选题背景与意义在现代工业领域,高速数据采集是必不可少的环节,对于某些应用场景,如医学图像、通信信号和自然界信号的采集等,必须保证采样率高、抗噪性强的特点。
面对如此巨大的数据采集挑战,传统基于PC机的采集系统已经难以满足实时性和高速性的要求,而基于FPGA的高速数据采集系统从其高速、高精度、低功耗、灵活可靠等诸多特点上来看,成为了实现高速数据采集的首选方案。
因此,本文将对基于FPGA的高速数据采集系统设计与实现开题进行研究。
二、研究内容本课题旨在通过对基于FPGA的高速数据采集系统设计与实现开题进行深入研究,侧重于以下几个方面:1. 基于FPGA芯片架构的深入研究,尤其是在高速、可靠、低功耗等方面的性能表现。
2. 研究采样率、信噪比、滤波器等方面在数据采集系统中的应用。
3. 设计高速数据采集控制系统,探究其在高速数据采集系统中的作用和设计原理。
4. 进行基于FPGA的高速数据采集系统硬件电路设计、软件编码及实现,并通过实验验证其性能。
三、研究方法本文采用计算机仿真分析和实验研究相结合的方法,首先通过软件工具对系统进行模拟,了解系统设计的基本原理和方法,然后进行硬件电路设计和软件编码,实现实际的高速数据采集系统,最后对实验结果进行分析和总结。
四、预期成果1. 实现一套基于FPGA的高速数据采集系统,该系统具有高速性、稳定性、可靠性、低功耗等优点。
2. 对该系统进行了性能测试,并分析系统在数据采集过程中的表现及优劣。
3. 从系统设计、电路设计、软件编写三个角度,对基于FPGA的高速数据采集系统设计与实现开题进行了研究,并提出了可供参考的经验和具体指导意见。
五、可能面临的问题及解决方案1. FPGA硬件电路设计难度大。
解决方案:参考多数学者的研究成果,针对不同应用,找出符合实际需要的电路设计。
2. 信号处理算法的开发。
解决方案:充分利用智能算法,设计高效低延迟的算法并进行实际验证。
基于FPGA的高速数据采集系统设计随着科学技术的不断进步,数据采集系统在许多领域都发挥着重要作用。
为了满足高速数据采集的需求,基于现场可编程门阵列(FPGA)的高速数据采集系统设计应运而生。
本文将介绍这一系统的设计原理和关键技术。
首先,我们需要了解FPGA的基本原理。
FPGA是一种可编程的硬件设备,可以根据需要重新配置其内部逻辑电路。
这使得FPGA在数据采集系统中具有极大的灵活性和可扩展性。
与传统的数据采集系统相比,基于FPGA的系统可以实现更高的采样率和更低的延迟。
基于FPGA的高速数据采集系统设计主要包括以下几个关键技术。
首先是模数转换(ADC)技术。
ADC是将连续的模拟信号转换为数字信号的关键环节。
在高速数据采集系统中,需要使用高速、高精度的ADC来保证数据的准确性和完整性。
其次是FPGA内部逻辑电路的设计。
为了实现高速数据采集,需要设计高效的数据处理逻辑电路。
这些电路可以实现数据的实时处理、存储和传输等功能。
同时,还需要考虑电路的时序约束和资源分配等问题,以确保系统的稳定性和可靠性。
另外,时钟同步技术也是高速数据采集系统设计的重要内容。
在高速数据采集过程中,各个模块需要保持同步,以确保数据的准确性。
因此,需要设计合理的时钟同步方案,保证各个模块在同一个时钟周期内完成数据的采样和处理。
最后,还需要考虑系统的接口和通信问题。
基于FPGA的高速数据采集系统通常需要与其他设备进行数据交互,如计算机、存储设备等。
因此,需要设计合适的接口和通信协议,实现数据的传输和存储。
综上所述,基于FPGA的高速数据采集系统设计涉及多个关键技术,包括ADC技术、FPGA内部逻辑电路设计、时钟同步技术以及接口和通信问题。
通过合理的设计和优化,可以实现高速、高精度的数据采集,满足现代科学研究和工程应用的需求。
这将为各个领域的数据采集工作带来巨大的便利和发展空间。
基于FPGA的高速数据采集器摘要:介绍了一种基于FPGA的高速数据采集器,给出了系统方案设计,并对系统各部分电路设计进行了详细介绍。
对高速数据采集系统中串并转换功能的实现方法进行了详细阐述。
该高速数据采集器由于采用了FPGA+DSP平台设计,使得该系统具有较强的通用性和应用价值。
关键词:高速数据采集FPGA 带通采样串并转换随着数字信号处理技术的迅猛发展,数字设备逐渐取代模拟设备。
而数据采集技术作为现代检测技术的基础,越来越多地被应用于雷达、通信、遥感、智能仪器等各个领域。
随着数据采集技术的广泛应用,人们对其技术指标的要求也越来越高,包括采样速率、分辨率、存储量和实时性等技术指标。
数据采集系统发展的趋势是往高速高分辨率方向发展,但是受到器件和工艺的限制,特别是采样速率和分辨率这一矛盾指标的限制,实现高速高分辨率的采样系统依然具有一定的难度。
目前国外高速采集器的采样速率可以达到几十GSPS,但国内尚不具备该类型的高速采集器。
本文设计了一种基于FPGA的高速数据采集器,由于采用了AT84AS003作为采样芯片,因此该高速数据采集器可实现1GSPS的采样速率,同时其分辨率可达到10bit。
该高速数据采集器的数据存储、处理均可以在FPGA内部实现,具有设计方便、灵活的特点。
1 高速数据采集理论及技术高速数据采集系统的理论基础是低通采样定理和带通采样定理。
1.1 低通采样定理低通采样定理即Nyquist第一采样定理,假设有一模拟信号x(t),其带宽限制在(0,fm),以采样频率fs进行等间隔采样,当fs≥2fm时,该模拟信号可由采样值无失真恢复。
当fm较大时,往往对采样速率fs要求较高,即需要A/D转换器采样速率较高,这样对器件提出了较高要求。
1.2 带通采样定理假设一个频率带限信号,频率范围(),如果,如果按照低通采样定理,则要求采样速率较高,至少,这不仅对A/D转换器采样速率较高,同时对后续信号的实时处理要求过高,不便于实现。
TMS320C6748开发板PSC(电源和睡眠控制器)配置及GPIO介绍一、PSC(电源和睡眠控制器)配置介绍TMS320C6748是Ti公司的一款超低功耗DSP产品,相比其他系列DSP它多了PSC这个模块,用以管理各个外设的睡眠和唤醒,大大节约了系统功耗,下面我们具体介绍这个模块的细节以及配置。
(1)PSC模块共有两个控制器模块,分别负责以下外设的配置。
从上图我们可以看到PSC模块几乎可以控制DSP中所有的外设。
也许这里大家有一个疑问,PSC0~1,Domain0~1,以及具体的模块好像关系很乱。
下面我们绘制了这样一张图来详细说明他们的所属关系:实际上,只有DSP属于domain1,其余所有模块均属于domain0。
(2)下面我们接着介绍PSC能够控制各个模块进入的状态(Enable、Disable、SyncReset、SwRstDisable、AutoSleep、AutoWake)一般我么常用的是前4个状态,Enable为正常工作状态,而Disable状态关闭了模块时钟;SyncReset使模块处于复位状态,时钟正常,SwRstDisable使模块处于复位状态,并关闭了时钟。
具体说明见下图所示。
(3)PSC模块配置说明a. 等待PTSTAT中的GOSTAT[x]为清零,x为当前模块所属的domain。
b. 检查MDSTAT[x]中的STAT位是否与简要配置的状态相同,如果相同,直接返回。
c. 清除MDCTL[x]中的NEXT位(非常重要)。
d. 配置MDCTL[x]中的NEXT位为指定的状态。
e. 配置PTCMD中的GO[x]位,开始转换模块状态。
f. 等待,检查PTSTAT中的GOSTAT[x]是否清零,表示转换完成。
g. 检查MDSTAT[x]中的STAT位是否与简要配置的状态相同。
二、GPIO(通用输入输出)配置介绍本节我们主要介绍GPIO的输入输出控制功能,中断部分下次结合中断向量表一起说明。
TL138/1808/6748F-EVM开发板硬件说明书Revision HistoryDraft Date Revision No. Description2016/05/23 V1.1 1. 模板更新。
2016/01/29 V1.0 1. 初始版本。
目录前言 (3)1 OMAP-L138、TMS320C6748、AM1808高品质工业核心板CPU (4)2 OMAP-L138、TMS320C6748、AM1808高品质工业核心板FLASH (6)3 TMS320C6748、OMAP-L138、AM1808高品质工业核心板RAM (7)4 TMS320C6748、OMAP-L138、AM1808高品质工业核心板I2C EEPROM (8)5 TMS320C6748、OMAP-L138、AM1808高品质工业核心板电源接口和拨码开关 (9)6 TMS320C6748、OMAP-L138、AM1808高品质工业核心板拓展电源接口 (9)7 TMS320C6748、OMAP-L138、AM1808高品质工业核心板TI仿真器接口 (10)8 TMS320C6748、OMAP-L138、AM1808高品质工业核心板Xilinx FPGA下载器接口 (11)9 TMS320C6748、OMAP-L138、AM1808高品质工业核心板LED指示灯 (12)10 TMS320C6748、OMAP-L138、AM1808高品质工业核心板按键 (14)11 TMS320C6748、OMAP-L138、AM1808高品质工业核心板串口 (16)12 TMS320C6748、OMAP-L138、AM1808高品质工业核心板LCD触摸屏接口 (19)13 TMS320C6748、OMAP-L138、AM1808高品质工业核心板VGA视频输出接口 (20)14 TMS320C6748、OMAP-L138、AM1808高品质工业核心板BOOT SET启动选择开关 .. 2115 TMS320C6748、OMAP-L138、AM1808高品质工业核心板Micro SD卡接口 (22)16 TMS320C6748、OMAP-L138、AM1808高品质工业核心板拓展IO信号 (23)17 TMS320C6748、OMAP-L138、AM1808高品质工业核心板底板B2B连接器 (28)18 TMS320C6748、OMAP-L138、AM1808高品质工业核心板可充放RTC电池座 (30)19 TMS320C6748、OMAP-L138、AM1808高品质工业核心板SATA硬盘接口 (31)20 TMS320C6748、OMAP-L138、AM1808高品质工业核心板RJ45以太网口 (32)21 TMS320C6748、OMAP-L138、AM1808高品质工业核心板USB接口 (33)前言TL138/1808/6748F-EVM是广州创龙基于SOM-TL138/1808/6748F核心板开发的一款开发板。
【创龙TMS320C6748开发板试用】+CSLR库函数编写` CSLr库编写说明:(1)这里我们以EDMA3CC通道控制寄存器为例,首先写一个包含EDMA3CC所有寄存器的结构体。
typedef struct {volatile Uint32 REVID;volatile Uint32 CCCFG;volatile Uint8 RSVD0[504];volatile Uint32 QCHMAP[8];volatile Uint8 RSVD1[32];volatile Uint32 DMAQNUM[8];volatile Uint32 QDMAQNUM;volatile Uint8 RSVD2[32];volatile Uint32 QUEPRI;volatile Uint8 RSVD3[120];volatile Uint32 EMR;volatile Uint8 RSVD4[4];volatile Uint32 EMCR;volatile Uint8 RSVD5[4];volatile Uint32 QEMR;volatile Uint32 QEMCR;volatile Uint32 CCERR;volatile Uint32 CCERRCLR;volatile Uint32 EEVAL;volatile Uint8 RSVD7[28];CSL_Edma3ccDraRegs DRA[4]; volatile Uint8 RSVD8[32];CSL_Edma3ccQraeRegs QRA[4]; volatile Uint8 RSVD9[112];CSL_Edma3ccQueueRegs QUEUE[2]; volatile Uint8 RSVD10[384];volatile Uint32 QSTAT[3]; volatile Uint8 RSVD11[20]; volatile Uint32 QWMTHRA; volatile Uint8 RSVD12[28]; volatile Uint32 CCSTAT; volatile Uint8 RSVD13[2492]; volatile Uint32 ER;volatile Uint8 RSVD14[4]; volatile Uint32 ECR; volatile Uint8 RSVD15[4]; volatile Uint32 ESR; volatile Uint8 RSVD16[4]; volatile Uint32 CER; volatile Uint8 RSVD17[4]; volatile Uint32 EER;volatile Uint8 RSVD18[4]; volatile Uint32 EECR; volatile Uint8 RSVD19[4]; volatile Uint32 EESR; volatile Uint8 RSVD20[4]; volatile Uint32 SER; volatile Uint8 RSVD21[4]; volatile Uint32 SECR; volatile Uint8 RSVD22[12]; volatile Uint32 IER; volatile Uint8 RSVD23[4]; volatile Uint32 IECR; volatile Uint8 RSVD24[4]; volatile Uint32 IESR; volatile Uint8 RSVD25[4];volatile Uint32 IPR;volatile Uint8 RSVD26[4];volatile Uint32 ICR;volatile Uint8 RSVD27[4];volatile Uint32 IEVAL;volatile Uint8 RSVD28[4];volatile Uint32 QER;volatile Uint32 QEER;volatile Uint32 QEECR;volatile Uint32 QEESR;volatile Uint32 QSER;volatile Uint32 QSECR;volatile Uint8 RSVD30[3944];CSL_Edma3ccShadowRegs SHADOW[4]; volatile Uint8 RSVD31[6144];CSL_Edma3ccParamSetRegs PARAMSET[128]; } CSL_Edma3ccRegs;typedef struct {volatile Uint32 DRAE;volatile Uint8 RSVD6[4];} CSL_Edma3ccDraRegs;typedef struct {volatile Uint8 RSVD6[3];volatile Uint8 QRAE;} CSL_Edma3ccQraeRegs;typedef struct {volatile Uint32 EVENT[16];} CSL_Edma3ccQueueRegs;typedef struct {volatile Uint32 ER;volatile Uint8 RSVD0[4]; volatile Uint32 ECR; volatile Uint8 RSVD1[4]; volatile Uint32 ESR; volatile Uint8 RSVD2[4]; volatile Uint32 CER; volatile Uint8 RSVD3[4]; volatile Uint32 EER; volatile Uint8 RSVD4[4]; volatile Uint32 EECR; volatile Uint8 RSVD5[4]; volatile Uint32 EESR; volatile Uint8 RSVD6[4]; volatile Uint32 SER; volatile Uint8 RSVD7[4];volatile Uint32 SECR; volatile Uint8 RSVD8[12]; volatile Uint32 IER; volatile Uint8 RSVD9[4]; volatile Uint32 IECR; volatile Uint8 RSVD10[4]; volatile Uint32 IESR; volatile Uint8 RSVD11[4]; volatile Uint32 IPR; volatile Uint8 RSVD12[4]; volatile Uint32 ICR; volatile Uint8 RSVD13[4]; volatile Uint32 IEVAL; volatile Uint8 RSVD14[4]; volatile Uint32 QER;volatile Uint32 QEER;volatile Uint32 QEECR; volatile Uint32 QEESR; volatile Uint32 QSER;volatile Uint32 QSECR; volatile Uint8 RSVD15[360];} CSL_Edma3ccShadowRegs; typedef struct {volatile Uint32 OPT;volatile Uint32 SRC;volatile Uint32 A_B_CNT; volatile Uint32 DST;volatile Uint32 SRC_DST_BIDX; volatile Uint32 LINK_BCNTRLD; volatile Uint32 SRC_DST_CIDX;volatile Uint32 CCNT;} CSL_Edma3ccParamSetRegs;关于寄存器的位置及在内存中的地址见下图所示:volatile Uint32QCHMAP[8];为8个数组形式的寄存器定义。
TL6748-EVM开发板硬件说明书TMS320C6748、OMAP-L138、AM1808高品质工业核心板Revision HistoryDraft Date Revision No. Description2016/03/02 V1.1 1.排版修改。
2016/01/29 V1.0 1.初始版本。
目录前言 (3)1 TMS320C6748、OMAP-L138、AM1808高品质工业核心板CPU (4)2 TMS320C6748、OMAP-L138、AM1808高品质工业核心板FLASH (4)3 TMS320C6748、OMAP-L138、AM1808高品质工业核心板RAM (5)4 TMS320C6748、OMAP-L138、AM1808高品质工业核心板电源接口和拨码开关 (5)5 TMS320C6748、OMAP-L138、AM1808高品质工业核心板JTAG仿真器接口 (6)6 TMS320C6748、OMAP-L138、AM1808高品质工业核心板LED指示灯 (7)7 TMS320C6748、OMAP-L138、AM1808高品质工业核心板按键 (8)8 TMS320C6748、OMAP-L138、AM1808高品质工业核心板串口 (10)9 TMS320C6748、OMAP-L138、AM1808高品质工业核心板I2C EEPROM (11)10 TMS320C6748、OMAP-L138、AM1808高品质工业核心板SPI FLASH (12)11 TMS320C6748、OMAP-L138、AM1808高品质工业核心板LCD触摸屏接口 (13)12 TMS320C6748、OMAP-L138、AM1808高品质工业核心板BOOTSET启动选择开关 (14)13 TMS320C6748、OMAP-L138、AM1808高品质工业核心板SD卡扩展卡槽 (15)14 TMS320C6748、OMAP-L138、AM1808高品质工业核心板拓展IO信号 (16)15 TMS320C6748、OMAP-L138、AM1808高品质工业核心板核心板B2B连接器 (17)16 TMS320C6748、OMAP-L138、AM1808高品质工业核心板RTC座 (20)17 TMS320C6748、OMAP-L138、AM1808高品质工业核心板SATA硬盘接口 (20)18 TMS320C6748、OMAP-L138、AM1808高品质工业核心板RJ45以太网口 (21)19 TMS320C6748、OMAP-L138、AM1808高品质工业核心板USB OTG和USB HOST接口 (22)20 TMS320C6748、OMAP-L138、AM1808高品质工业核心板音频输出输入接口 (24)21 TMS320C6748、OMAP-L138、AM1808高品质工业核心板VGA视频输出接口 (26)前言TL6748-EVM是一款以TI TMS320C6748作为主处理器的浮点DSP C6000开发板,CPU 内部集成了强大的多媒体处理单元,拥有EMIF、uPP、USB 2.0 OTG等接口,同时支持VPIF 视频输入和视频输出。
FPGA+DSP的⾼速AD采集处理开发详解⼀、案例说明1. Kintex-7 FPGA使⽤SRIO IP核作为Initiator,通过AD9613模块采集AD数据。
AD9613采样率为250MSPS,双通道12bit,12bit按照16bit发送,因此数据量为16bit * 2 * 250M = 8Gbps;2. AD数据通过SRIO由Kintex-7发送到C6678 DSP(Target)的0x0C3F0000~0x0C3F7FFF的地址空间,数据量为32KByte,使⽤SWRITE⽅式,期间每传16KByte数据后就发送⼀个DOORBELL信息,让C6678做乒乓处理。
Kintex-7通过SRIO与C6678连接,共4个lane,每个lane的通信速率为5Gbps,数据有效带宽为20Gbps * 80% = 16Gbps;3. 采集到的AD数据可分别通过Xilinx Vivado和TI CCS软件查看波形,并在C6678做FFT处理。
此开发案例基于创龙Kintex-7+C6678评估板TL6678F-EasyEVM进⾏。
⼆、案例框图三、案例演⽰硬件连接:将创龙AD9613⾼速AD模块TL9613/9706F(此模块集成⾼速DA,DA芯⽚为AD9706)通过FMC接⼝与评估板连接。
信号发⽣器设置成两路正弦波输出,幅度设置:1.5Vpp以及⽆直流偏置,频率设置:1MHz。
信号发⽣器的两路输出分别连接到模块的ADC_CHA、ADC_CHB。
1. FPGA端参考TL6678F-EasyEVM评估板光盘⽤户⼿册《基于下载器的程序固化与加载》⽂档中“Vivado下bit⽂件加载步骤”章节,将tl_fmc_ad9613_srio_tl6678f_xc7k325t.bit⽂件烧录到FPGA。
烧写bit⽂件时,指定调试⽂件tl_fmc_ad9613_srio_tl6678f_xc7k325t.ltx,可以观察到ILA调试信号,查看ADC采样波形。