当前位置：文档之家 › 一种高精度逐次逼近模数转换器的研究与设计_

一种高精度逐次逼近模数转换器的研究与设计_

  • 格式：pdf
  • 大小：649.55 KB
  • 文档页数：19

下载文档原格式

  / 19

合集下载

低功耗高精度逐次逼近型模数转换器的设计

低功耗高精度逐次逼近型模数转换器的设计

低功耗高精度逐次逼近型模数转换器的设计袁小龙;赵梦恋;吴晓波;严晓浪【期刊名称】《浙江大学学报（工学版）》【年(卷),期】2006(040)012【摘要】为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103 /s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调功能,在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明,该转换器积分非线性度小于1个最低有效位(LSB),差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz 输入信号频率下信噪比为59 dB,并且在5 V供电电压下功耗为2.5 mW,芯片面积为1.3 mm2,其性能已达到ADC高线性度和低功耗的设计要求.【总页数】5页(P2153-2157)【作者】袁小龙;赵梦恋;吴晓波;严晓浪【作者单位】浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027【正文语种】中文【中图分类】TP6【相关文献】1.多通道逐次逼近型10 bit 40 Ms/s模数转换器的设计 [J], 殷勤;戚韬;吴光林;吴建辉2.一种低功耗高精度模数转换器的设计 [J], 李福乐;王志华;王红梅3.10位低功耗逐次逼近型模数转换器的设计 [J], 杨臻4.一种采用时域比较器的低功耗逐次逼近型模数转换器的设计 [J], 张蕾;杨晨晨;王兴华5.甚低功耗15Ms/s逐次逼近型ADC的设计实现 [J], 贺炜因版权原因，仅展示原文概要，查看原文内容请购买。

高精度逐次逼近型ADC及其校准技术研究

高精度逐次逼近型ADC及其校准技术研究

高精度逐次逼近型ADC及其校准技术研究高精度逐次逼近型ADC及其校准技术研究摘要：随着科技的发展和应用领域的不断拓展，对高精度逐次逼近型模数转换器（ADC）的需求逐渐增加。

本文重点研究了高精度逐次逼近型ADC的原理及其校准技术，通过对ADC的电路结构、工作原理和误差来源的深入分析，提出了一种改进的校准技术，能够有效提高ADC的精度和稳定性。

实验结果表明，该校准技术能够显著降低ADC的非线性误差和增益误差，从而提高了ADC的性能。

关键词：逐次逼近型ADC；校准技术；非线性误差；增益误差1. 引言逐次逼近型ADC是一种常见的模数转换器，广泛应用于各个领域，如通信、仪器仪表、工业自动化等。

然而，由于制造工艺和温度等因素的影响，ADC存在一定的非线性误差和增益误差。

为了提高ADC的精度和稳定性，研究高精度逐次逼近型ADC及其校准技术具有重要的意义。

2. 逐次逼近型ADC的工作原理逐次逼近型ADC是一种基于比较器的模数转换器，其工作原理如下：首先，将模拟输入信号与DAC输出信号进行比较，得到比较结果。

然后，将比较结果与中间值进行比较，判断比较结果是否大于中间值。

如果大于中间值，则在DAC输出信号对应的位置加上一半的量化步长；如果小于中间值，则在DAC输出信号对应的位置减去一半的量化步长。

重复以上步骤，直到输出的数字代码满足预定的精度要求。

3. 高精度逐次逼近型ADC的误差来源高精度逐次逼近型ADC的误差主要来自于非线性误差和增益误差。

3.1 非线性误差非线性误差是指ADC的输出与输入之间的关系不符合直线关系。

非线性误差会导致ADC输出码与实际输入信号之间存在偏差，从而降低了ADC的精度和准确性。

非线性误差的主要原因包括比较器的非线性特性、电容的不匹配等。

3.2 增益误差增益误差是指ADC的输入电压与输出码之间的比例关系不准确。

增益误差会导致ADC输出码不符合预期的数字量化规律，从而降低了ADC的测量精度。

16位sar adc数字校准算法及数字电路设计

16位sar adc数字校准算法及数字电路设计

16位sar adc数字校准算法及数字电路设计16位SAR ADC数字校准算法及数字电路设计1. 前言16位SAR ADC（Successive Approximation Register Analog-to-Digital Converter）是一种高精度、高速度的模数转换器，广泛应用于工业控制、医疗仪器、通信设备等领域。

数字校准算法和数字电路设计对于提高16位SAR ADC的性能至关重要。

2. SAR ADC工作原理SAR ADC是一种逐次逼近寄存器型模数转换器，其工作原理是通过逐步逼近对模拟输入信号进行量化。

SAR ADC将输入信号与一个DAC （数模转换器）的输出进行比较，得到一个比较结果，然后将这个比较结果送入一个寄存器中进行逐位逼近。

每次比较完成后，SAR ADC 会得到一个近似的数字输出，经过多次迭代后，得到最终的数字输出结果。

3. SAR ADC数字校准算法为了提高16位SAR ADC的精度和稳定性，数字校准算法至关重要。

数字校准算法主要包括零点和增益校准两个方面。

在零点校准中，通过降低输入失调和增益误差，减小偏差并消除误差。

在增益校准中，通过修正不稳定的增益和零点漂移，提高转换器的稳定性。

4. 数字电路设计16位SAR ADC的数字电路设计需要考虑多个方面，包括输入电路设计、时序分析、功耗优化等。

在输入电路设计中，需要考虑输入阻抗匹配、信号放大和滤波等问题。

时序分析则需要确保各个模块之间的数据传输和控制信号的正确性和稳定性。

另外，功耗优化也是数字电路设计的重要任务，需要合理布局电路结构、选择合适的工艺参数和优化布线等。

5. 个人观点和理解对于16位SAR ADC数字校准算法及数字电路设计，我认为数字校准算法是关键的技术之一，能有效提高16位SAR ADC的性能。

而在数字电路设计中，要考虑的因素很多，需要全面考虑各个方面的需求，并在设计中做出合理的权衡。

只有在数字校准算法和数字电路设计两个方面都做到精益求精，才能生产出高性能的16位SAR ADC。

一种12位CMOS逐次逼近型模数转换器的研究设计的开题报告

一种12位CMOS逐次逼近型模数转换器的研究设计的开题报告

一种12位CMOS逐次逼近型模数转换器的研究设计的开题报告一、选题背景及意义模数转换器是数字电路重要的部分，模数转换器可以将模拟信号（例如声音、图像等）转换成数字信号（二进制信号），其精度和速度及功耗等指标都是数字电路中的重要性能参数。

随着数字信号处理技术的飞速发展，模数转换器在各种应用领域受到越来越广泛的应用，因此，设计一种高性能的模数转换器对于数字电路的发展具有重要的意义。

本课题选取的是CMOS逐次逼近型模数转换器，该结构常常被应用在高速、低功耗的模拟-数字转换电路中，拥有响应快、抗干扰性能好、布局简单等诸多优点，而且它相对于其他结构的模拟-数字转换电路来说，电路也更加简单，从而使得芯片封装区域和成本得到最小化。

二、研究内容本研究的主要内容是设计一种12位的CMOS逐次逼近型模数转换器，它的输入为一路模拟信号，输出为其等效的数字信号。

基于比较器、多用途门、锁存器和D/A转换器等基本电路单元，采用逐次逼近法进行转换。

这种结构的模数转换器精度高，能够实现高速采样，而且在设计成本上相对较低。

为了实现高精度、快速、稳定的模数转换，需要对模数转换器的各个关键模块进行深入的理论研究和系统优化设计，包括比较器的设计、运算功率的优化、电路稳定性的分析以及数字输出的校准等方面。

三、研究方法和技术路线1. 研究现有的CMOS逐次逼近型模数转换器的设计方案和性能指标，分析其优缺点和存在的问题；2. 根据设计要求和性能指标，采用PSPICE软件进行电路仿真，逐步优化电路结构和各个关键模块的参数；3. 采用VHDL/Verilog语言进行模块级仿真验证，确保设计的模块具有良好的设计可行性和协同性；4. 在FPGA/CPLD平台上进行模块验证，对所设计的模块进行联合仿真、调试和测试，以验证各个模块的正确性和互联情况；5. 设计好12位CMOS逐次逼近型模数转换器模块后，对整个模块进行仿真和验证，并对数字输出进行精度测试和校准，最终实现设计目标。

纳米级高精度流水线-逐次逼近型模数转换器研究

纳米级高精度流水线-逐次逼近型模数转换器研究

纳米级高精度流水线-逐次逼近型模数转换器研究纳米级高精度流水线-逐次逼近型模数转换器研究近年来，模数转换器（ADC）作为电子设备中重要的数据转换技术之一，受到了广泛的关注和研究。

ADC的性能直接影响到信号的采集、传输和处理，因此高精度的ADC是实现高性能电子系统的关键。

随着科技的发展，纳米级制程技术的应用使得先进的ADC设计成为可能。

本篇文章致力于探究纳米级高精度流水线-逐次逼近型模数转换器的研究进展与发展趋势。

首先，我们简要介绍了流水线-逐次逼近型模数转换器的基本原理。

流水线-逐次逼近型模数转换器是一种结合流水线和逐次逼近的工作模式，它能够将输入信号分为多个子段进行逐步逼近，从而提高转换速度和精度。

这种模数转换器结构由多个级别组成，每个级别都包含子ADC和数字校正逻辑，以实现高速、高精度的转换。

接下来，我们讨论了纳米级制程技术对高精度流水线-逐次逼近型模数转换器的影响。

纳米级制程技术在芯片设计中具有更高的集成度和更小的尺寸，能够实现更高的转换速度和更低的功耗。

同时，纳米级制程技术还可以提供更高的信号精度和更低的噪声水平，有助于提高ADC的精度和稳定性。

我们还阐述了纳米级高精度流水线-逐次逼近型模数转换器在实际应用中的优势。

首先，高精度的模数转换能够提高信号的采集和处理精度，有助于提高整个系统的性能。

其次，纳米级制程技术使得ADC的体积更小，适用于集成在高密度电子设备中。

此外，高精度的ADC还可以应用于医疗设备、通信系统、雷达系统等领域，提高系统的工作可靠性和精度。

进一步，我们探索了纳米级高精度流水线-逐次逼近型模数转换器研究的发展趋势。

首先，随着制程技术的进一步发展，纳米级芯片设计将会更加普遍。

其次，研究人员将会继续探索新的流水线-逐次逼近型模数转换器结构和算法，以提高ADC的速度和精度。

此外，随着人工智能和机器学习的兴起，纳米级高精度流水线-逐次逼近型模数转换器将有更广泛的应用前景。

最后，我们总结了纳米级高精度流水线-逐次逼近型模数转换器研究的关键问题和研究方向。

高速混合结构逐次逼近型模数转换器

高速混合结构逐次逼近型模数转换器

高速混合结构逐次逼近型模数转换器高速混合结构逐次逼近型模数转换器摘要：本文介绍了一种高速混合结构逐次逼近型模数转换器。

模数转换器是一种关键的电子器件，用于将模拟信号转换为数字信号。

逐次逼近型模数转换器具有高转换速度和低功耗的优点，被广泛应用于通信、图像处理和音频处理等领域。

然而，传统的逐次逼近型模数转换器存在速度慢和精度损失等问题。

为了解决这些问题，本文提出了一种高速混合结构逐次逼近型模数转换器，该结构能够在保持高转换速度的同时提高转换精度。

实验结果表明，该模数转换器具有优异的性能，适用于高速信号处理系统。

1. 引言随着科技的发展，数字信号处理在通信、图像处理和音频处理等领域发挥着越来越重要的作用。

而模数转换器作为模拟信号转换为数字信号的关键设备，其性能对整个系统的性能有很大影响。

逐次逼近型模数转换器是目前应用最广泛的模数转换器之一。

它通过逐步逼近的方式将模拟信号转换为数字信号。

以二进制逐次逼近型模数转换器为例，它将模拟信号与阈值进行比较，并根据比较结果确定二进制位的值。

逐次逼近型模数转换器具有转换速度快、精度高和功耗低的优点。

然而，传统的逐次逼近型模数转换器在高速处理信号时存在一些问题。

首先，由于逐步逼近的方式，转换速度受到限制。

其次，由于多级比较器的使用，转换精度可能会有损失。

因此，如何提高逐次逼近型模数转换器的转换速度和精度成为一个挑战。

2. 高速混合结构逐次逼近型模数转换器的设计为了解决传统逐次逼近型模数转换器的问题，本文提出了一种高速混合结构逐次逼近型模数转换器。

该转换器结合了逐次逼近型模数转换器和并行处理的思想，旨在提高转换速度和转换精度。

2.1 结构设计高速混合结构逐次逼近型模数转换器的结构如图1所示。

它包括输入模块、比较器模块、控制单元和数字输出模块。

输入模块用于接收模拟信号并进行预处理。

比较器模块由多个比较器组成，每个比较器用于比较输入信号与阈值之间的关系。

控制单元根据比较结果决定逐次逼近的次数以及比较器的输入信号。

高速CMOS时域交织逐次逼近型模数转换器关键技术研究

高速CMOS时域交织逐次逼近型模数转换器关键技术研究高速CMOS时域交织逐次逼近型模数转换器关键技术研究摘要：模数转换器（ADC）是一种主要用于将连续模拟信号转换为数字信号的重要电子器件。

随着科技的不断进步，对ADC的性能要求也越来越高。

本文主要研究了一种基于CMOS技术的高速时域交织逐次逼近型模数转换器（ADC）关键技术，通过对该技术的详细介绍和分析，提出了一种优化方案，以提高ADC的性能。

1. 引言在当前数字化时代，模数转换器（ADC）作为将模拟信号转换为数字信号的重要关键技术，被广泛应用于通信、测控、图像处理等领域。

随着数据处理速度的提高和信号质量要求的提高，对ADC速度和精度的要求也越来越高。

2. CMOS技术及其在ADC中的应用CMOS技术是当前集成电路制造中最常用的技术之一，其具有低功耗、低电压操作和可靠性高等特点，在ADC中得到了广泛的应用。

CMOS技术可以提供更高的集成度和更低的功耗，为实现高速、高性能的ADC提供了技术支持。

3. 时域交织逐次逼近型ADC原理及关键技术时域交织逐次逼近型ADC是一种采用逐次逼近算法进行模数转换的ADC，其中的时域交织技术可以提高转换速度和减小电路面积。

该技术的关键在于逐步近似，通过多次逼近来达到更高的转换精度。

4. 高速CMOS时域交织逐次逼近型ADC的优化方案为了提高高速CMOS时域交织逐次逼近型ADC的性能，本文提出了一种优化方案。

首先，优化模拟前端电路设计，减小输入信号的幅值和噪声；其次，优化数字后处理，提高数据处理速度和减小误差。

通过这些优化方案，可以进一步提高ADC的转换速度和精度。

5. 实验结果及分析通过对优化方案进行实验验证，得到了一系列实验结果。

实验结果表明，优化方案可以显著提高ADC的性能，使得转换速度和精度都得到了明显的提升。

6. 结论本文研究了一种基于CMOS技术的高速时域交织逐次逼近型ADC的关键技术，并提出了一种优化方案。

新型混合结构逐次逼近型CMOS模数转换器关键技术研究

新型混合结构逐次逼近型CMOS模数转换器关键技术研究新型混合结构逐次逼近型CMOS模数转换器关键技术研究摘要：模数转换器（ADC）是现代电子系统中关键的电路之一，用于将模拟信号转换为数字信号。

随着数字信号处理技术的快速发展，CMOS技术在安全性、精度和功耗等方面的优势使得混合结构逐次逼近型CMOS模数转换器成为研究的热点。

本文主要研究了新型混合结构逐次逼近型CMOS模数转换器的关键技术，包括电压参考电路、比较器设计与校准、数字校准算法和动态电流匹配技术。

实验结果表明，该混合结构逐次逼近型CMOS模数转换器在精度、速度和功耗等方面有较好的性能。

关键词：ADC；CMOS；逐次逼近型；比较器；校准；电流匹配1. 引言模数转换器是将连续的模拟信号转换为离散的数字信号的关键电路。

它在许多领域中被广泛应用，如通信系统、图像处理和音频处理等。

随着数字信号处理技术的快速发展，对ADC的要求也越来越高，包括更高的精度、更快的转换速度和更低的功耗等。

2. 新型混合结构逐次逼近型CMOS模数转换器的设计新型混合结构逐次逼近型CMOS模数转换器通过结合逐次逼近型和混合结构的优势，实现了更高的精度和速度。

它主要由参考电路、比较器、校准电路和数字校准算法组成。

2.1 电压参考电路电压参考电路是ADC中重要的部分之一，它提供稳定的参考电压，直接影响到转换器的精度。

为了提高精度，我们采用了带有分压和校准电路的电压参考电路。

分压电路可以将高压端的参考电压降低到合适的范围，校准电路可以对参考电压进行调整，以提高精度。

2.2 比较器设计与校准比较器是将模拟信号与参考电压进行比较的电路，它的性能直接影响到ADC的精度和速度。

为了提高比较器的性能，我们采用了高精度的比较器设计和校准技术。

比较器设计包括增益调整和偏置校准，通过控制比较器的增益和偏置，可以提高转换器的精度。

2.3 数字校准算法数字校准算法通过对转换过程中的非线性误差进行校准，进一步提高了ADC的精度。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第
13
页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
VX
65536 1 (Vin Vref ) VCM 65791 2
（3-4）
如果 Vin>1/2Vref，则比较器输出 0，通过比较器的结果经过 SAR 移位寄存器控 制电容阵列的开关，此时 MSB 位 B15 保持为 1，即确定了最高位数值码，同时 B14 位置 1，进行次高位的比较。以此类推，直到最后一位确定为止。注意，在电荷再分 配阶段，MSB 电容阵列的额外补偿电容是一直接地的。 和一般的分段电容阵列结构（耦合电容非整数倍 C0）相比，改进的分段电容阵列 结构中在每次比较的过程中 Vx 处的电压存在一个比例系数，经过简单的分析便可以 看出， 该比例系数并不会影响整个转换过程，只不过对比较器的放大倍数要求有一个 小小的影响。 3.1.2 电阻电容混合结构 DAC 模块[25] 采用电压定标和电荷定标结合的 DAC 结构也是目前提高模数转换器精度的一种 常用方法。电压定标方式单调性高，电荷定标方式精度高，将两种方式结合起来很好 的解决了精度和面积两方面的折中。图 3-2 给出了一个 MSB（M 位）采用电荷按比 例缩放子 DAC 而 LSB（K 位）采用电压按比例缩放子 DAC 的 DAC。这个结构的优 点是 MSB 的精度更高并且 LSB 是单调的，这是因为在现代 CMOS 工艺当中电容阵 列的匹配精度好于电阻的匹配精度，而电阻串子 DAC 则具有更好的单调性。整体而 言，因为 LSB 需要的容差较小，所以这种结构的整体性能由于 MSB 电阻阵列、LSB 电容阵列的 DAC 结构。 图中MSB（M位）阵列对应的输出电压可以表示为：
图3-3(a) 锁存比较器电路图 Fig.3-3(a) Dynamic Latch comparator
图3-3(b) 锁存比较器等效电路图 Fig.3-3(b) Equivalent circuit of dynamic Latch
第
16
页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
（3-7）
图中所示DAC的优点在于其LSB可以确保是单调的， 并且由于其MSB由电容决定， 所 以它的精度高于LSB，与其容差成比例的DNL随着MSB的精度的提高将会变的更小。第14页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
元件范围由二进制加权电容决定，其值为 2K 1 。如果K很大，则需要对电阻进行微调 以减小DNL。
256C0 (Vin VCM ) (255C0 // C0 ) VCM 65536 Vin VCM 256C0 (255C0 // C0 ) 65791
（3-3）
3) 电荷再分配阶段 在电荷再分配阶段，根据逐次逼近二分法原理，先将 MSB，即 B15 接到 Vref，其 他开关保持不变，此时 VX 处的电压为
3.2.1.2 动态比较器（Latch）
[28]
Latch 比较器使用正反馈来实现两个信号的比较。锁存器是动态比较器的重要组 成部分。下图 3-3（a）就是由两组交叉耦合 MOS 管组成的最简单的锁存器。通常情 况下，Latch 有两种工作模式。第一个工作模式下（ 为低电平时） ，正反馈环路停止 工作，这时 Latch 的输入端将探测输入信号。当转入第二个工作模式时（ 为高电平 时） ，正反馈环路进入正常工作状态，输出端一端输出高电平，另一端输出低电平。 3-3（b）为该动态比较器的等效电路图，从图中可以看出，动态锁存比较器事实上就 是两个背靠背的反相器串联在一起构成的一个正反馈系统。3-3（c）为其等效的小信 号模型。
LSB阵列
C0 B0 Vref B1 C1 B2 C2 B3 C3 B4 C4 B5 C5 B6 C6 C7 B7 B8 Cs C0 C1 C2
MSB阵列
C3 C4 C5 C6 C7 C0
Vx
+
比较器
B9 B10 B11 B12 B13 B14 B15
Ssample
图3-1 改进型分段电容阵列结构DAC模块示意图 Fig.3-1Figure of improved segmented-capacitor DAC architecture
第
15
页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
3.2.1.1 开环比较器
开环比较器是差分输入的、 无反馈补偿的运算放大器， 饱和输出接近于电源电压。 因为比较器是开环结构（不存在反馈）从而不存在稳定性问题，无补偿运算放大器的 突出优点是可以达到最大带宽，因此可以提高响应速度。 开环比较器的主要优点是如果提供放大器具有足够大的增益，能够分辨的最小差 分输入可以非常小。然而，我们知道对于一个放大器来说，其增益带宽积是一定的， 虽然设计足够大增益的比较器能够达到无限精度， 但是随着比较器的增益增加而带宽 必然会减少。这意味着虽然精度提高了，但是比较器的响应时间却会降低。因此，精 度和速度之间的折中是很重要的。另外，开环比较器的最大精度还会受到受输入参考 噪声和失调电压的限制。
Vout (
b0 b1 b2 b 2 bM 1 VK 2 3 ... M M ) Vref M 1 M 1 2 2 2 2 2 2
（3-5）
其中， VK 代表K位LSB子DAC的输出电压，可表示为：
VK (
bM bM 1 bM 2 b K 2 bM K 1 2 3 ... M ) Vref 1 2 2 2 2M K 1 2K
将上式（3-8）、（3-9）化简可以得到如下等式（3-10）、（3-11），式中 A 代表增 益 g m ro ， 代表反相放大器的时间常数。
A VA VB
dVB dt dV A VB VA A dt
[t
（3-10） （3-11）
两式想减，并进行简单变形，可以得到
图3-2 电阻电容混合结构DAC模块示意图 Fig.3-2 Figure of resistor-capacitor hybrid DAC architecture
3.2 高速高精度比较器模块[26, 27]
电压比较器在模拟与数模混合集成电路的设计中占据了重要的地位。在模数和数 模转换器等电路中，比较器的性能对模数转换器的转换速度和精度具有决定性的影 响。目前通用的模数转换器的工作频率为几十 MHz 甚至达到几百 MHz、分辨率超过 10 位，一般电压比较器结构很难实现这样的性能，因此研究高速高精度比较器的设 计是很有必要的。 3.2.1 比较器结构简介 比较器从本质上来讲就是一个高增益的开环放大器。常见的比较器在电路结构， 电路性能方面与运算放大器基本相同。可以说，比较器的设计基本上相当于设计一个 开环的放大器。 它属于是一种非线性的模拟电路，也就是说比较器不是纯粹的模拟或 者数字电路，它的输入和输出之间并不存在线性关系。目前，比较常见的比较器类型 可以分为两大类，一类是开环放大器式比较器，另一类是动态比较器（Latch） 。
（3-6）
将式（3-5） 、 （3-6）联立，可得整个DAC的输出电压，MSB用电荷按比例缩放子DAC， LSB用电压按比例缩放子DAC。这个输出电压为：
Vout (
b0 b1 b 2 bM 1 bM b K 1 2 ... M M M 1 ... MM ) Vref 1 M 1 2 2 2 2 2 2 K
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
第三章 高精度逐次逼近 ADC 设计分析
第二章已经简单介绍了逐次逼近 ADC的原理，尽管其工作原理比较简单，但是 具体的实现结构多种多样。其中按照内部DAC的实现方式大概可以分为电压定标、 电流定标和电荷定标三种结构。电压定标DAC是指基于开关树电阻串分压结构，这 种结构在实现较高精度时总的电阻阻值很大，会占用很大面积，所以通常很少用来实 现高精度的数模转换。电流定标DAC是指在Bipolar工艺中比较常用的R-2R结构，这 种结构避免了电阻比值范围大的缺点。但由于CMOS工艺中电阻占用面积较大，而且 电阻的阻值精确性较双极性工艺低，电阻网络还存在较大的静态功耗，所以在高精度 逐次逼近ADC中也已经很少采用R-2R结构。 电荷定标DAC是目前最常用的一种结构， 它是基于电容阵列电荷再分配实现数模转换。 由于CMOS工艺中电容之间的匹配高于 电阻匹配，所以这种结构可以实现较高的精度。另外，由于这种结构是基于开关电容 方式，因此不存在静态功耗，所以已经成为目前SAR ADC的主流结构。因此，本文 从电荷再分配DAC结构讲起，也分析了电阻电容混合结构 DAC结构，并重点介绍了 带失调消除技术的高精度比较器的设计以及误差自动校准算法。最后，还对其它影响 A/D转换器的因素如噪声、开关非理想效应作了分析。
QX 256C0 (Vin VCM ) (255C0 // C0 ) VCM
2) 保持阶段
（3-2）
在保持阶段，开关 S sample 断开，即电容上极板悬空。开关 B8 到 B15 接地，MSB 阵 列的额外的补偿电容也接地，LSB 阵列电容接地。此时，VX 处的电压为
VX
该结构由 8 位 MSB 电容阵列和 8 位 LSB 电容阵列耦合组成，其中 MAB 阵列中 有一个额外的补偿电容 C0， Ci 2i C0 ，而 LSB 阵列则没有额外的补偿电容。该结 构的工作过程如下： 1) 采样阶段 在采样阶段，开关 S sample 闭合，即电容上极板接共模电平。开关 B8 到 B15 接 Vin， MSB 阵列的额外的补偿电容也接 Vin，LSB 阵列电容接地。此时，电荷存储在 MSB 电容阵列上，其电荷总量为
VA VB V0 e
A 1 ]

（3-12）
从上式中可以看出， 动态锁存比较器的时间响应特性为正指数响应，因此它的输出电 压能够在很短的时间内达到数字电平。因此，目前的高速比较器应用中，锁存比较器 通常是最好的选择。当然，由于整个比较过程是动态的，开关的电荷注入以及回馈噪 声（kickback noise） 、Latch 的失调电压等等都会对比较器的精度带来影响。 3.2.2 比较器失调电压消除技术[29] 失调电压是由于电路中的失配引起的输出电压的不平衡，也就是说在输入为 0 时 有可能得到非 0 的输出电压。 失调电压的根源就是由于工艺中的失配，因而它广泛存 在于各种差分对结构当中，比较器也不例外。图 3-4（a）为理想的比较器传输特性曲 线，3-4（b）为一非理想比较器的传输特性曲线。由于比较器失调电压的存在，最终 会影响比较器的比较结果。 在当前的 CMOS 工艺中， 差分对的失调电压在 5mV-10mV