数字电子技术 --第03章 组合逻辑电路组合逻辑电路的设计

&
1
1
1
Ai
Bi
Ci-1
21
3. 集成全加器 双全加器
TTL：74LS183 CMOS：C661
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC2A 2B 2CIn 2COn+1 2F
74LS183
1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
与或式 C i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 18
全加器（Full Adder）
卡诺图
Si BC A 00 01 11 10
0
1
1
11
1
最简与或式
Ci BC A 00 01 11 10
0
1
1
111
圈 “ 1 ” S i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 C iA iB iA iC i- 1 B iC i- 1
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有 输出变量： Z（有无故障） 0 -- 无
(2)卡诺图化简
YG
R 00 01 11 10
ZRYGRY 0 1
1
RGYG 1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
C3
超前进位电路
A3 B3
CI Σ
S3
A2 B2
CI Σ
S2

&
A
&
&Y
B
&
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB• B = AB • A + AB • B
= AA + B+ BA + B = AB + AB
2）、根据逻辑表达式列真值表
AB
Y
3）、由真值表分析逻辑功能
00
0
01
1
当AB相同时，输出为0
10
1
当AB相异时，输出为1 异或功能。 1 1
常用3线—8线译码器有74LS138
74LS138
逻辑符号（输出0有效）：
S1 S2 S3
A2 A1 A0
它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平（高电平）。
3、综合 1）同理,四位二进制译码器为4线—16线译码器
Y1 = A1 A0 = m1
Y2 = A1 A0 = m2
Y3 = A1 A0 = m3
5）常用集成2线—4线译码器
74LS139： 双2线—4线译码器
Y13Y12Y11Y10 Y23Y22Y21Y20 74LS139
S1 A11 A10 S2 A21 A20
2、三位二进制译码器
三位二进制译码器即3线—8线译码器， Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
（3）化简。
得最简与—或表达式： L = AB + BC + AC （4）画出逻辑图。
如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非—与非表达式：

2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。

解： 设输入4个分别为I0～I3，高电平有效； 输出为Y1Y0两位二进制代码。
真值表：
输入
输出
I3 I2 I1 I0 Y1 Y0 0001 0 0
0010 0 1
0100 1 0
1000 1 1
注意：编码器在任一时刻只能对一个输入信号进行编码。
输出表达式
Y1 I3I 2 I1 I0 I3 I 2 I1 I0 Y0 I3 I 2 I1 I0 I3 I 2 I1 I0
2．集成编码器
74LS148（74HC148）为TTL（CMOS） 8线-3线 优先编码器，两者电性能参数不同，但逻辑功能相同。
74LS148 74LS148
1 I4 2 I5
3 I6 4 I7
5 EI
6 Y2 7 Y1
8 GND
UCC 16 EO 15
GS 14 I 3 13
I 2 12 I1 11 I 0 10 Y0 9
端，低电平有效。当
时，译码器处于非工作状态，
输出为1111。当
时，译码器工作，对应每个代码仅
有一个输出端有效，从而识别四种不同的输入代码。
74LS138为3线-8线译码器
1 A0 2 A1 3 A2
4 G2A 5 G2B
6 G1
7 Y7
8 GND
74LS138
UCC 16
Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9
例 设计一个交通灯故障自动检测器，以实现红、黄、 绿三种灯的远程监控，要求用与非门实现。
解： （1）逻辑赋值。
输入：
红、黄、绿三种灯分别 用变量A、B、C表示，灯 亮为1，不亮为0。
输出：