PCIe 接口 引脚定义 一览表

本站推出新的以太网的解决方案，就是用RTL8029AS的PCI总线的以太网的网卡。

单片机控制PCI总线的以太网网卡成为现实，PCI总线也进入了嵌入式领域。

整个系统构成如下：我们以PCI标准V2.1为蓝本来做说明,因为PCI V2.2是66Mhz的64 bit总线标准.RTL8029AS PCI网卡只支持V2.1标准(33Mhz,32 bit) ,在上面的定义中,我省略了很多GND的引脚的定义,在标准的定义中,有很多的引脚被定义为GND,主要是用来做信号的屏蔽和隔离的作用.特别是对66Mhz的PCI总线.因为我们用到的总线的频率不高,连线也不长,可以不需要这些GND的引脚.去掉这些GND引脚的好处是方便布线.去掉这些引脚不会影响性能,因为在RTL8139(100Mhz)的网卡里,也是没有连接这些引脚的.我们用的是PCI V2.1版5伏的32位卡的标准.PCI卡分为主(Master),从(Target)两种类型,主卡可以控制PCI总线,从卡不能控制PCI总线.RTL8029AS网卡只能作为从卡,也就是说它只能作为Target,而不能做为主设备.标准的主设备至少有49条线跟PCI总线相连.从设备至少有47条线跟PCI总线相连.要支持中断的话,加一条INTA#引脚(共50或48条引脚).图中引脚名称中带#号的表示该引脚为低电平有效,不带#号的为高电平有效.INTA#是带"#"号的,表示低电平有效,就是说当它为低电平时引起中断,平时为高电平.上图左边的为必须要的引脚,右边的为可选的引脚(我们可以都不用). 因为RTL8029AS 只能作为target设备,所以上面的主设备才有的引脚(REQ#,GNT#),可以不用.(在我提供的demo里,这些引脚还是被连接到逻辑电路EPM7128S里(PAR等引脚也被连到CPLD里,为了将来可以使用RTL8139),但是事实上并没有用到,连到逻辑电路的目的是为了将来可能使用RTL8139(10M/100M自适应网卡)来代替10M的RTL8029AS网卡,因为RTL8139可以做为主设备进行DMA数据传输,所以需要这两个引脚,但是RTL8139需要的控制逻辑要比RTL8029AS复杂).那么对于RTL8029AS来说,只要用从设备的48个引脚.是不是一定要这48条引脚呢?答案是还可以进行简化.下面我将做一个分析:PAR引脚:PAR是奇偶校验引脚,校验AD[31..0]和C/BE[3..0]#.但是因为RTL8029AS不作奇偶校验,也不报告校验错误,因此该引脚也可以不要.PERR#:为校验报告,因为RTL8029AS不作该报告,可以不要.SERR#:系统错误报告,RTL8029AS同样不报告系统错误,可以不要.DEVSEL#:为RTL8029AS的输出引脚,以表示地址译码有效.因为RTL8029AS最慢不会超过4个PCI时钟有效, 一般是第2个PCI时钟便有效.我们提供的demo的PCI的时钟为22.1184Mhz,而单片机的机器周期(总线速度)每秒只有22.1184/12=1.8432Mhz,比PCI总线慢12倍,也就是说不需要经过0.4个单片机的机器周期,RTL8029AS便会输出DEVSEL#有效.对单片机来说,网卡是随时准备好的.因此没有必要去判断该引脚,该引脚也可以不要.TRDY#:为网卡输出的准备好的信号.网卡准备好最慢不会超过8个PCI时钟周期(不超过0.8个单片机机器周期), 对于单片机来说,网卡同样是随时准备好的.该引脚也可以不要.STOP#:RTL8029AS没有这个引脚,所以可以不要.那么PCI的接口信号就被简化为:AD[31..0]C/BE[3..0]#FRAME#IRDY#IDSEL#CLKRST#INTA#共42条引脚,如果不想用中断方式来驱动网卡,那么中断INTA#也可以不要.我的demo 里还是将INTA#连到CPLD里.以方便用户使用.去掉这些引脚的目的,是为了简化逻辑设计,altera提供的标准的PCI核一般至少需要440个LCELL,相当于1万门以上的逻辑,必须使用FLEX10K,APEX20K等大容量的CPLD,而这些芯片都比较贵.而我使用的EMP7128才2500门(共128个LCELL),虽然我用的EPM7128有128个LCELL,但我只用了其中的67个LCELL,用了不到1500门.可见简化接口有着非常重要的意义,就是简化逻辑,降低成本。

PCI引脚定义+12V：A2脚(1)供电－12V：B1脚+5V： A62脚+3.3V：A53脚SB3.3V：A14脚(2)时钟信号：B16脚频率：33MHZ电压：1.65V左右(3)主复位：A15脚电压：3V－5V(4)侦信号：A34脚电压：3V-5V(5)PCI槽一共有32条AD线，直接相接到南桥和128脚网卡以及1394芯片，对地阻值相差不超过70欧，AD线分布脚位：A面：2022232528293132444647495455 5758B面：2021232427293032454748525355 5658财务工作总结ppt[财务工作总结ppt]一、合理安排收支预算，严格预算管理单位预算是学校完成各项工作任务，实现事业计划的重要前提，因此认真做好我校的收支预算责任重大，财务工作总结ppt。

为了搞好这项工作，根据学校上年度的实际情况，拟定的预算方案，特别是支出方案多次向学校领导汇报，进行了反复修改，本着;以收定支，量入为出;，使预算更加切合实际。

充分发挥在财务管理中的积极作用，较圆满地完成预算编制任务。

在实际执行过程中，严格按照预算执行，每月未编制好计划用款报表，充分体现了资金的使用效益，确保学校各项工作的顺利完成。

二、认真做好收费、结算工作收费是学校最为繁琐，也是政策最强的一项工作，为了做好这项工作，我们及早做好申报审批工作，做到收费的依据，严格执行收费标准。

及时出具票据，期未做好结算工作，做到多退少不补，同时做好代收费;报告书;的上报。

三、认真做好决算工作年终决算也是一项较为复杂繁重的工作任务，主要进行结旧建新，编制决算报表，决算报表是反映学校一年度的财务收支情况，是指导学校预算执行工作的重要资料，也是编制下年度收支计划的基础，所以除了认真细致地做好年终决算外，同时针对所编制的报表进行对比性分析，通过分析，总结经验，揭示存在的问题，为学校领导决策提供依据。

四、努力学习，提高财会人员的自身素质。

由于M模式使用范围比较小，J模式使用起来控制比较复杂，一般使用C模式。

所有模式AD[31:0]（Address and Data）地址和时钟复用，首先是一个地址段，后面跟着一个或多个数据段，支持突发模式的读写；C/BE[3:0]#（Bus Command and Byte Enables）总线命令和数据使能复用管脚，在AD 为地址线的时候作为总线命令，在AD为数据线的时候作为数据使能；DEVSEL#（Device Select）有效的时候表示当前设备被选中，作为输入端口；FRAME#（Cyclone Frame）由主设备驱动，用来表示当前设备已经开始接入，总线开始传输数据。

有效：传输数据。

无效：完成最后一个数据的传输；GNT#（Grant）用来表示当前接入的设备已经被接受；IDSL（Initialization Device Select）在配置寄存器读写的时候用做片选信号；INTA#（Interrupt A）PCI中断请求；IRDY#（Initiator Ready）说明当前数据有效，可以并要完成传输；LOCK#（Lock）提示有自动操作，需要消耗若干个时钟来完成操作；PAR（Parity）作为AD和C/BE两部分总线的基偶校验，在传输地址的时候PAR要在地址传输完毕后一个时钟周期保持稳定。

对于数据段，PAR要在IRDY#或者TRDY#有效以后一个时钟周期保持稳定。

一旦PAR数据有效，将保持有效到当前数据或地址段传输结束；PCLK（Clock）系统时钟，9054工作在33MHz；PERR#（Parity Error）用来报告奇偶校验错误，不包括特殊周期；PME#（Power Management Event）唤醒中断；REQ#（Request）请求信号，通知总线判决器，当前设备必须使用总线；RST#（Reset）系统复位；SERR#（System Error）用来报告特殊周期的奇偶校验错误和其他系统错误；STOP#（Stop）要求主系统，停止当前设备的数据传输；TRAY#（Target Ready）目标设备准备完毕，可以传输当前数据；BIGEND#（Big Endian Select）CCS#（Configuration Register Select）低有效的片选信号；EECS（Serial EEPROM Chip Select）选择串行EEPROM；EEDI/DDEO（Serial EEPROM Data In/ Serial EEPROM Data Out）控制串行EEPROM 读写数据；EESK（Serial Data Clock）EEPROM读写时钟；ENUM#（Enumeration）突发输出，用来表示一个使用PCI9054芯片的适配器刚刚从一个CPI总线通道里面加入或者移出；LCLK（Local Processor Clock）本地时钟输入；LEDon/LEDin LED控制；LFRAME#（PCI Buffered FRAME# Signal）指示PCI总线的状态；LINT#（Local Interrupt）本地总线中断。

PCI-E接口定义引脚定义图PCI-E针脚定义图
发布: 2011-8-30 | 作者: —— | 来源: qihongchao | 查看: 1307次| 用户关注：
说明：PCI-E插槽的主要测量点全部集中在与PCI-EX1的相应位置，其他的地方除了地线与保留引脚外基本上都是输入/输出的总线，所以只要重点掌握X1部分的引脚功能就能利用它们来判断故障。

HSIp[0:15]：16,21,25,29,35,39,43,47,52,56,60,64,68,72,76,80(全部在A面)HSIn[0:15]：17,22,26,30,36,40,44,47,53,57,61,65,69,73,77,81(全部在A面)HSOp[0:15]：
14,19,23,27,33,37,41,45,50,54,58,62,66,70,74,78(全部在B面)HSOn[0:15]：15,20,2
说明：
PCI-E插槽的主要测量点全部集中在与PCI-E X1的相应位置，其他的地方除了地线与保留引脚外基本上都是输入/输出的总线，所以只要重点掌握X1部分的引脚功能就能利用它们来判断故障。

HSIp[0:15]：16,21,25,29,35,39,43,47,52,56,60,64,68,72,76,80(全部在A面)
HSIn[0:15]：17,22,26,30,36,40,44,47,53,57,61,65,69,73,77,81(全部在A面)
HSOp[0:15]：14,19,23,27,33,37,41,45,50,54,58,62,66,70,74,78(全部在B面)
HSOn[0:15]：15,20,24,28,34,38,42,46,51,55,59,63,67,71,75,79(全部在B面)。

通用32位/64位PCI插槽引脚信号1．PCI总线的特点PCI总线有诸多特点，下面列举其中一些为初学者所容易理解和接受的特点。

1)数据传输率高PCI的数据总线宽度为32位，可扩充到64位。

它以33 MHz的时钟频率操作。

因此，若采用32位数据总线，数据传送速率可达132 MB／s；而采用64位宽度，则最高传输速率可达264 MB／s。

2)支持猝发传输(Burst Transmission)通常的数据传输是先输出地址后进行数据操作，即使所要传输数据的地址是连续的，每次也要有输出和建立地址的阶段。

而PCl支持猝发数据传输周期，该周期在一个地址相位(phase)后可跟若干个数据相位。

这意味着传输从某一个地址开始后，可以连续对数据进行操作，而每次的操作数地址是自动加l形成的。

显然，这减少了无谓的地址操作，加快了传输速度。

这种传输方式对使用高性能图形设备尤为重要。

3)支持多主控器在同一条PCI总线上可以有多个总线主控器(主设备)，各个主控器通过总线仲裁竞争总线控制权。

相比之下，在ISA总线系统中，DMA控制器和CPU对总线的争用是不平等的，DMA控制器是采用“周期窃取”方法“盗用”总线，或者说“非法”使用总线。

而PCI总线专门设有总线占用请求和总线占用允许信号，各个主控器占用总线是合法的，而不必再是“盗用”。

4)减少存取延迟PCI总线能够大幅度减少外围设备取得总线控制权所需的时间，以保证数据传输的畅通。

例如，对于连接局域网的以太网控制器，其缓冲区随时从网络接收大量信息，如果等待总线使用权的时间过长，会使网卡无法及时在缓冲区溢出之前迅速将数据送给中央处理器，而被迫将接收的信息作额外的处理。

5)独立于处理器传统的系统总线(如ISA总线)实际上是中央处理器信号的延伸或再驱动，而PCI总线以一种独特的中间缓冲器方式，独立于处理器，并将中央处理器子系统与外围设备分开。

一般来说，在中央处理总线上增加更多的设备或部件，会降低系统性能和可靠程度。

发信人: kangwei (H2O), 信区: Wireless标题: PCI总线的PCI槽的引脚定义发信站: 牡丹园(Thu Dec 30 14:53:40 1999), 转信PCI Bus Pinout--------------32-Bit Connector StartPin SideB SideA SideB SideA1 -12V TR5T* -12V TRST#2 TCK +12V TCK +12V3 GND TMS GND TMS4 TDO TDI TDO TDI5 +5V +5V +5V +5V6 +5V INTA +5V INTA#7 INTB# INTC# INTB# INTC#8 INTD# +5V INTD# +5V9 PRSNT2~ RSVD PRSNT2~ RSVD10 RSVD +5V(I/0)RSVD +3.3V(I/O)11 PRSNT2# RSVD PRSNT2# RSVD12 GND GND GND KEY13 GND GND GND KEY14 RSVD RSVD RSVD RSVD15 GND RST# GND RST#16 CLK +5V(I/0)CLK +3.3V(I/0)17 GND GNT# GND GNT#18 REQ# GND REQ# GND19 +5V(I/O)RSVD +5V(I/O)RSVD20 AD[31] AD[30] AD[31] AD[30]21 AD[29] +3.3V AD[29] +3.3V22 GND AD[28] GND AD[28]23 AD[27] AD[26] AD[27] AD[26]24 AD[25] GND AD[25] GND25 +3.3V AD[24] +3.3V AD[24]26 C/BE[3]#IDSEL C/BE[3]#IDSEL27 AD[23] +3.3V AD[23] +3.3V28 GND AD[22] GND AD[22]29 AD[21] AD[20] AD[21] AD[20]30 AD[19] GND AD[19] GND31 +3.3V AD[18] +3.3V AD[18]32 AD[17] AD[16] AD[17] AD[16]33 C/BE[2]#+3.3V C/BE[2]#+3.3V34 GND FRAME# GND FRAME#35 TRDY# GND TRDY# GND36 +3.3V TRDY# +3.3V TRDY#37 DEVSEL# GND DEVSEL# GND38 GND STOP# GND STOP#39 LOCK# +3.3V LOCK# +3.3V40 PERR# SDONE PERR# SDONE41 +3.3V SBO# +3.3V SBO#42 SERR# GND SERR# GND43 +3.3V PAR +3.3V PAR44 C/BE[I] #AD[15] C/BE[I] #AD[15]45 AD[14] +3.3V AD[14] +3.3V46 GND AD[13] GND AD[13]47 AD[12] AD[11] AD[12] AD[11]48 AD[10] GND AD[10] GND49 GND AD[09] GND AD[09]50 Key Key GND GND51 Key Key GND GND52 AD[08] C/BE[0]#AD[08] C/BE[0]#53 AD[07] +3.3V AD[07] +3.3V54 +3.3V AD[06] +3.3V AD[06]55 AD[05] AD[04] AD[05] AD[04]56 AD[03] GND AD[03] GND57 GND AD[02] GND AD[02]58 AD[01] AD[00] AD[01] AD[00]59 +5V(I/O)+5V(I/O)+3.3V(I/O)+3.3V(I/O)60 ACK64# REQ64# ACK64# REQ64#61 +5V +5V +5V +5V62 +5V +5V +5V +5V32-Bit Connector EndKey Key Key KeyKey Key Key Key-64-bit Connector Start63 RSVD GND RSVD GND64 GND C/BE[7]#GND C/BE[7]#65 C/BE[6]#C/BE[5]#C/BE[6]#C/BE[S]#66 C/BE[4]#+5V(I/O)C/BE[4]#+3.3V(I/O)67 GND PAR64 GND PAR6468 AD[63] AD[62] AD[63] AD[62]70 +5V(I/O)AD[60] +3.3V(I/O)AD[60]71 AD[59] AD[58] AD[59] AD[58]72 AD[57] GND AD[57] GND73 GND AD[56] GND AD[56]74 AD[55] AD[54] AD[55] AD[54]75 AD[53] +5V(I/O)AD[53] +3.3V(I/O)76 GND AD[52] GND AD[52]77 AD[51] AD[50] AD[51] AD[50]78 AD[49] GND AD[49] GND79 +5V(I/O)AD[48] +3.3V(I/O)AD[43]80 AD[47] AD[46] AD[47] AD[46]81 AD[45] GND AD[45] GND82 GND AD[44] GND AD[44]83 AD[43] AD[42] AD[43] AD[42]84 AD[41] +5V(I/O)AD[41] +3.3V(I/O)85 GND AD[40] GND AD[40]86 AD[39] AD[38] AD[39] AD[38]87 AD[37] GND AD[37] GND88 +5V(I/O)AD[36] +3.3V(I/O) AD[36]89 AD[35] AD[34] AD[35] AD[34]90 AD[33] GND AD[33] GND91 GND AD[32] GND AD[32]92 RSVD RSVD RSVD RSVD93 RSVD GND RSVD GND94 GND RSVD GND RSVD PCI Bus Pinout--------------32-Bit Connector StartPin SideB SideA SideB SideA1 -12V TR5T* -12V TRST#2 TCK +12V TCK +12V3 GND TMS GND TMS4 TDO TDI TDO TDI5 +5V +5V +5V +5V6 +5V INTA +5V INTA#7 INTB# INTC# INTB# INTC#8 INTD# +5V INTD# +5V9 PRSNT2~ RSVD PRSNT2~ RSVD10 RSVD +5V(I/0)RSVD +3.3V(I/O)11 PRSNT2# RSVD PRSNT2# RSVD13 GND GND GND KEY14 RSVD RSVD RSVD RSVD15 GND RST# GND RST#16 CLK +5V(I/0)CLK +3.3V(I/0)17 GND GNT# GND GNT#18 REQ# GND REQ# GND19 +5V(I/O)RSVD +5V(I/O)RSVD20 AD[31] AD[30] AD[31] AD[30]21 AD[29] +3.3V AD[29] +3.3V22 GND AD[28] GND AD[28]23 AD[27] AD[26] AD[27] AD[26]24 AD[25] GND AD[25] GND25 +3.3V AD[24] +3.3V AD[24]26 C/BE[3]#IDSEL C/BE[3]#IDSEL27 AD[23] +3.3V AD[23] +3.3V28 GND AD[22] GND AD[22]29 AD[21] AD[20] AD[21] AD[20]30 AD[19] GND AD[19] GND31 +3.3V AD[18] +3.3V AD[18]32 AD[17] AD[16] AD[17] AD[16]33 C/BE[2]#+3.3V C/BE[2]#+3.3V34 GND FRAME# GND FRAME#35 TRDY# GND TRDY# GND36 +3.3V TRDY# +3.3V TRDY#37 DEVSEL# GND DEVSEL# GND38 GND STOP# GND STOP#39 LOCK# +3.3V LOCK# +3.3V40 PERR# SDONE PERR# SDONE41 +3.3V SBO# +3.3V SBO#42 SERR# GND SERR# GND43 +3.3V PAR +3.3V PAR44 C/BE[I] #AD[15] C/BE[I] #AD[15]45 AD[14] +3.3V AD[14] +3.3V46 GND AD[13] GND AD[13]47 AD[12] AD[11] AD[12] AD[11]48 AD[10] GND AD[10] GND49 GND AD[09] GND AD[09]50 Key Key GND GND51 Key Key GND GND52 AD[08] C/BE[0]#AD[08] C/BE[0]#53 AD[07] +3.3V AD[07] +3.3V54 +3.3V AD[06] +3.3V AD[06]55 AD[05] AD[04] AD[05] AD[04]57 GND AD[02] GND AD[02]58 AD[01] AD[00] AD[01] AD[00]59 +5V(I/O)+5V(I/O)+3.3V(I/O)+3.3V(I/O)60 ACK64# REQ64# ACK64# REQ64#61 +5V +5V +5V +5V62 +5V +5V +5V +5V32-Bit Connector EndKey Key Key KeyKey Key Key Key-64-bit Connector Start63 RSVD GND RSVD GND64 GND C/BE[7]#GND C/BE[7]#65 C/BE[6]#C/BE[5]#C/BE[6]#C/BE[S]#66 C/BE[4]#+5V(I/O)C/BE[4]#+3.3V(I/O)67 GND PAR64 GND PAR6468 AD[63] AD[62] AD[63] AD[62]69 AD[61] GND AD[61] GND70 +5V(I/O)AD[60] +3.3V(I/O)AD[60]71 AD[59] AD[58] AD[59] AD[58]72 AD[57] GND AD[57] GND73 GND AD[56] GND AD[56]74 AD[55] AD[54] AD[55] AD[54]75 AD[53] +5V(I/O)AD[53] +3.3V(I/O)76 GND AD[52] GND AD[52]77 AD[51] AD[50] AD[51] AD[50]78 AD[49] GND AD[49] GND79 +5V(I/O)AD[48] +3.3V(I/O)AD[43]80 AD[47] AD[46] AD[47] AD[46]81 AD[45] GND AD[45] GND82 GND AD[44] GND AD[44]83 AD[43] AD[42] AD[43] AD[42]84 AD[41] +5V(I/O)AD[41] +3.3V(I/O)85 GND AD[40] GND AD[40]86 AD[39] AD[38] AD[39] AD[38]87 AD[37] GND AD[37] GND88 +5V(I/O)AD[36] +3.3V(I/O) AD[36]89 AD[35] AD[34] AD[35] AD[34]90 AD[33] GND AD[33] GND92 RSVD RSVD RSVD RSVD93 RSVD GND RSVD GND94 GND RSVD GND RSVD。

PCIe简介及引脚定义
随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。

与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。

PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。

这使得PCIe与PCI 总线采用的拓扑结构有所不同。

PCIe总线除了在连接方式上与PCI总线不同之外，还使用了一些在网络通信中使用的技术，如支持多种数据路由方式，基于多通路的数据传递方式，和基于报文的数据传送方式，并充分考虑了在数据传送中出现服务质量QoS (Quality of Service)问题。

PCIe引脚定义如下，有4种接口尺寸，每种接口的1到11对引脚都是一样的，剩下的是差分数据线和时钟，数据线数量不同对应的PCIe尺寸也不一样，X1的PCIe板子可以插在X4的插槽上。

PCI总线引脚定义PCI 是Peripheral Component Interconnect 的缩写引脚定义Pin+5V+3.3V Universal DescriptionA1TRST Test Logic ResetA2+12V+12 VDCA3TMS Test Mde SelectA4TDI Test Data InputA5+5V+5 VDCA6INTA Interrupt AA7INTC Interrupt CA8+5V+5 VDCA9RESV01Reserved VDCA10+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)A11RESV03Reserved VDCA12GND03(OPEN)(OPEN)Ground or Open (Key)A13GND05(OPEN)(OPEN)Ground or Open (Key)A14RESV05Reserved VDCA15RESET ResetA16+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)A17GNT Grant PCI useA18GND08GroundA19RESV06Reserved VDCA20AD30Address/Data 30A21+3.3V01+3.3 VDCA22AD28Address/Data 28A23AD26Address/Data 26A24GND10GroundA25AD24Address/Data 24A26IDSEL Initialization Device SelectA27+3.3V03+3.3 VDCA28AD22Address/Data 22A29AD20Address/Data 20A30GND12GroundA31AD18Address/Data 18A32AD16Address/Data 16A33+3.3V05+3.3 VDCA34FRAME Address or Data phaseA35GND14GroundA36TRDY Target ReadyA37GND15GroundA38STOP Stop Transfer CycleA39+3.3V07+3.3 VDCA40SDONE Snoop DoneA41SBO Snoop BackoffA42GND17GroundA43PAR ParityA44AD15Address/Data 15A45+3.3V10+3.3 VDCA46AD13Address/Data 13A47AD11Address/Data 11A48GND19GroundA49AD9Address/Data 9A52C/BE0Command, Byte Enable 0 A53+3.3V11+3.3 VDCA54AD6Address/Data 6A55AD4Address/Data 4A56GND21GroundA57AD2Address/Data 2A58AD0Address/Data 0A59+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)A60REQ64Request 64 bit ???A61VCC11+5 VDCA62VCC13+5 VDCA63GND GroundA64C/BE[7]#Command, Byte Enable 7 A65C/BE[5]#Command, Byte Enable 5 A66+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)A67PAR64Parity 64 ???A68AD62Address/Data 62A69GND GroundA70AD60Address/Data 60A71AD58Address/Data 58A72GND GroundA73AD56Address/Data 56A74AD54Address/Data 54A75+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)A76AD52Address/Data 52A77AD50Address/Data 50A78GND GroundA79AD48Address/Data 48A80AD46Address/Data 46A81GND GroundA82AD44Address/Data 44A83AD42Address/Data 42A84+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)A85AD40Address/Data 40A86AD38Address/Data 38A87GND GroundA88AD36Address/Data 36A89AD34Address/Data 34A90GND GroundA91AD32Address/Data 32A92RES ReservedA93GND GroundA94RES ReservedB1-12V-12 VDCB2TCK Test ClockB3GND GroundB4TDO Test Data OutputB5+5V+5 VDCB6+5V+5 VDCB7INTB Interrupt BB8INTD Interrupt DB9PRSNT1ReservedB10RES+V I/O (+5 V or +3.3 V)B11PRSNT2??B12GND(OPEN)(OPEN)Ground or Open (Key)B13GND(OPEN)(OPEN)Ground or Open (Key)B14RES Reserved VDCB15GND ResetB16CLK ClockB17GND GroundB18REQ RequestB19+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)B20AD31Address/Data 31B21AD29Address/Data 29B22GND GroundB23AD27Address/Data 27B24AD25Address/Data 25B25+3.3V+3.3VDCB26C/BE3Command, Byte Enable 3 B27AD23Address/Data 23B28GND GroundB29AD21Address/Data 21B30AD19Address/Data 19B31+3.3V+3.3 VDCB32AD17Address/Data 17B33C/BE2Command, Byte Enable 2 B34GND13GroundB35IRDY Initiator ReadyB36+3.3V06+3.3 VDCB37DEVSEL Device SelectB38GND16GroundB39LOCK Lock busB40PERR Parity ErrorB41+3.3V08+3.3 VDCB42SERR System ErrorB43+3.3V09+3.3 VDCB44C/BE1Command, Byte Enable 1 B45AD14Address/Data 14B46GND18GroundB47AD12Address/Data 12B48AD10Address/Data 10B49GND20GroundB50(OPEN)GND(OPEN)Ground or Open (Key)B51(OPEN)GND(OPEN)Ground or Open (Key)B52AD8Address/Data 8B53AD7Address/Data 7B54+3.3V12+3.3 VDCB55AD5Address/Data 5B56AD3Address/Data 3B57GND22GroundB58AD1Address/Data 1B59VCC08+5 VDCB60ACK64Acknowledge 64 bit ??? B61VCC10+5 VDCB62VCC12+5 VDCB63RES ReservedB64GND GroundB65C/BE[6]#Command, Byte Enable 6 B66C/BE[4]#Command, Byte Enable 4 B67GND GroundB68AD63Address/Data 63B69AD61Address/Data 61B70+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)B71AD59Address/Data 59B72AD57Address/Data 57B73GND GroundB74AD55Address/Data 55B75AD53Address/Data 53B76GND GroundB77AD51Address/Data 51B78AD49Address/Data 49B79+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)B80AD47Address/Data 47B81AD45Address/Data 45B82GND GroundB83AD43Address/Data 43B84AD41Address/Data 41B85GND GroundB86AD39Address/Data 39B87AD37Address/Data 37B88+5V+3.3V Signal Rail+V I/O (+5 V or +3.3 V)B89AD35Address/Data 35B90AD33Address/Data 33B91GND GroundB92RES ReservedB93RES ReservedB94GND Ground。