东北大学数字电路第二章例题

第五章习题5-1 图题5-1所示为由或非门组成的基本R-S 锁存器。

试分析该电路，即写出它的状态转换表、状态转换方程、状态图、驱动转换表和驱动方程，并画出它的逻辑符号，说明S 、R 是高有效还是低有效。

解：状态转换表：状态转换驱动表5-2 试写出主从式R-S 触发器的状态转换表、状态转换方程、状态图、驱动转换表和驱动方程，注意约束条件。

解：与R-S 锁存器类似，但翻转时刻不同。

5-3 试画出图5.3.1所示D 型锁存器的时序图。

解：G=0时保持，G=1时Q=D 。

图题5-1 或非门组成的基本R-S 锁存器S R状态转换方程：Q n+1Q n+1=S+RQ n状态转换图： S =Q n+1R=Q n+1 状态转换驱动方程： 逻辑符号： 输入高有效 G D Q图题5-3 D 型锁存器的时序图5-4试用各种描述方法描述D锁存器：状态转换表、状态转换方程、时序图、状态转换驱动表、驱动方程和状态转换图。

5-5锁存器与触发器有何异同？5-6试描述主从式RS触发器，即画出其功能转换表，写出状态方程，画出状态表，画出逻辑符号。

5-7试描述JK、D、T和T'触发器的功能，即画出它们的逻辑符号、状态转换表、状态转换图，时序图，状态转换驱动表，写出它们的状态方程。

5-8试分析图5.7.1(a) 所示电路中虚线内电路Q’与输入之间的关系。

5-9试分析图5.7.1(b)所示电路的功能，并画出其功能表。

5-10试用状态方程法完成下列触发器功能转换：JK→D, D→T, T→D, JK→T, JK→T’, D→T’。

解：JK→D：Q n+1=JQ+KQ，D：Q n+1=D=DQ+DQ。

令两个状态方程相等：D=DQ+DQ =JQ+KQ。

对比Q、Q的系数有：J=D，K=D逻辑图略。

5-11试用驱动表法完成下列触发器功能转换：JK→D, D→T, T→D, JK→T, JK→T’, D→T’。

解：略。

5-12用一个T触发器和一个2-1多路选择器构成一个JK触发器。

20春学期《数字电子技术基础Ⅰ》在线平时作业3
学校：奥鹏东北大学
一、单选题 (共 20 道试题,共 80 分)
1.对于T触发器，若原态 Qn=0，欲使新态Qn+1=1 ，应使输入T= ( )。

[[A.]]以上都不对
[[B.]]Q
[[C.]]1或/Q
[[D.]]1
作答提示
√选择是:C
2.和八进制数（166）8等值的十六进制数和十进制数分别为（）。

[[A.]]E6H，230D
[[B.]]76H，142D
[[C.]]76H，118D
[[D.]]74H，116D
作答提示
√选择是:C
3.当内存储器系统中内存储器芯片较少时，其片选信号可以采用（）[[A.]]与门
[[B.]]74SL138
[[C.]]74LS245
[[D.]]74LS244
作答提示
√选择是:A
4.要构成容量为4K×8的RAM，需要______片容量为256×4的RAM。

[[A.]]8
[[B.]]4
[[C.]]2
[[D.]]12
作答提示
√选择是:D
5.下列电路，具有脉冲幅度鉴别作用的电路是（）。

[[A.]]施密特触发器
[[B.]]多谐振荡器
[[C.]]双稳态振荡器
[[D.]]单稳态触发器
作答提示。

[东北大学]20秋学期《数字电子技术基础Ⅰ》在线平时作业2
试卷总分:100 得分:100
一、单选题 (共 20 道试题,共 80 分)
1.用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。

[选项]A.2
[选项]B.6
[选项]C.7
[选项]D.8
【正确答案是】:D
2.由555定时器构成的施密特触发器，改变控制电压Vco时，则（）。

[选项]A.改变输出Uo的幅值
[选项]B.改变低电平的UOL数值
[选项]C.改变高电平UOH的数值
[选项]D.改变回差电压 {图}
【正确答案是】:D
3.一只四输入端与非门，使其输出为0的输入变量取值组合有__________种。

[选项]A.15
[选项]B.8
[选项]C.7
[选项]D.1
【正确答案是】:D
4.一位8421BCD码译码器的数据输人线与译码输出线组合是____ 。

[选项]A.4：16
[选项]B.1：10
[选项]C.4：10
[选项]D.2：4
【正确答案是】:C
5.逻辑函数{图}的对偶式{图}
[选项]A.{图}
[选项]B.{图}
[选项]C.{图}
[选项]D.{图}
【正确答案是】:B
6.欲使D触发器按{图} 工作，应使输入D= ( )。

[选项]A.0
[选项]B.1
[选项]C.Q
[选项]D.{图}。

2018年硕士研究生统一入学考试《数字电子技术》第一部分考试说明一、考试性质数字电子技术是信息科学与工程学院电路与系统、微电子学与固体电子学专业硕士生入学考试的专业基础课。

考试对象为参加东北大学信息学院2018年全国硕士研究生入学考试的准考考生。

二、考试形式与试卷结构（一）答卷方式：闭卷，笔试（二）答题时间：180分钟（三）考试题型及比例简答题 30%分析、计算及设计题 70%（四）参考书目(1)李景宏主编《数字逻辑与数字系统》第4版，电子工业出版社 2012年出版第二部分考查要点（一）数字逻辑基础1．数制的表示及转换；2．逻辑代数的定律与规则；3．逻辑函数的化简。

（二）逻辑门电路1．CMOS逻辑门电路的原理及特性；2．TTL逻辑门电路的原理及特性；3．CMOS与TTL电路的接口。

（三）组合逻辑电路1．组合逻辑电路特点；2．小规模组合逻辑电路的分析与设计；3．常用的中规模集成电路（译码器、编码器、数据选择器、数值比较器）的原理、分析及应用设计；4．算术运算电路及奇偶校验电路的分析与设计；5．竞争-冒险的概念及判断。

（四）时序逻辑电路1．时序逻辑电路特点；2．触发器的原理及分析；3．由触发器构成的时序逻辑电路的分析与设计；4．常用的中规模集成电路（寄存器、计数器）的原理、分析及应用设计；5．顺序脉冲发生器的原理、分析及设计。

（五）半导体存储器和可编程器件1．半导体存储器的分类，各类存储器的原理及存储器的扩展；2．通用阵列逻辑GAL的原理及VHDL程序设计。

（六）脉冲波形的产生与整形1．集成555定时器的原理及应用；2．门电路构成的矩形波发生器及整形电路。

(七) 数/模及模/数转换器1.数/模转换器原理、分析及应用；2.模/数转换器原理、分析及应用。

东北大学继续教育学院数字电子技术基础复习题一、单项选择题（在备选答案中选出一个正确答案）01、表示一位十六进制数需要二进制数的位数为：(B)A.１位B.２位C.４位D. 16位02．十进制数25用8421BCD码表示为：(B)101 010103．与十进制数（）10等值的数或代码为：(A)A.(01018421BCD B.16C.2D.804. 当逻辑函数有n个变量时，变量取值组合共有：(D)A. nB. 2nC. n2D. 2n05．欲使D触发器按Q n+1=Q n工作，应使输入D=(D)D.Q06．多谐振荡器可产生：(B)A.正弦波B.矩形脉冲C.三角波D.锯齿波07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：(C)08．下列逻辑电路中为时序逻辑电路的是A.变量译码器B.加法器C.数码寄存器D.数据选择器(C)09、图1-1所示电路，输出F为：(A)A、ABB、A+BC、A⊙BD、A÷B图图图10、图1-2所示电路，输出F 为： (C) A 、A ⊙B B 、AB C 、A+B D 、A ÷B11、图1-3电路为NMOS ： (B)A 、与非门B 、异或门C 、与或非门D 、或非门12、图1-4所示电路，当EN=1时： (A)A 、 M 为输入N 为输出B 、 N 为输入M 为输出C 、 N 为输入EN 为输出D 、 M 为输入EN 为输出13、图1-5所示TTL 电路，A=0则Y 1= (C)A ．A+V CCB ．AC ．1D ．014、图1-6所示TTL 电路，Y 2= (C) A ．A+V CC B ．1 C ．0 D ．A15、图1-7所示TTL 电路，当1、2端都加低电平（逻辑0）时Q n+1= (C)图图图图A．Q n+1 B．0 C．Q n D．116、若将图1-7所示电路构成D触发器，应将(A)A．1、3端相连、2、4端相连并将2端作为D输入端B．1、5端相连、2、4端相连并将5端作为D输入端C．1、3端相连、2、6端相连并将6端作为D输入端D．2、4端相连、1、3端相连并将1端作为D输入端17、图1-8所示电路，该电路产生波形的周期为(B)A、(R1+R2)C B、(R1+2R2)CC、(R1+2R2)C D、(R1+R2)C18、单稳态触发器用途之一是(C)A、自动产生方波B、用做比较器C、定时D、自动产生三角波19、用RAM2114（1024×4位）构成4096×8位RAM，需(B)A、4片；B、8片；C、24片；D、12片20、用户对ROM编程后觉得不满意，还要改写，应选用：(B)A、固定ROMB、E2PROMC、PPROMD、PRAM21、图2-2所示电路，D3D2D1D=0000，B加高电平，(C)C与A相连所构成的加法计数器是A、10进制B、5进制C、11进制D、6进制22、2-2所示电路，D3D2D1D=0010，A加高电平，C与B相连所构成的加法计数器是(A)图A 、10进制B 、8进制C 、6进制D 、9进制23、2-2所示电路，D 3D 2D 1D 0=0010，B 加高电平，C 与A 相连所构成的加法计数器是 (B) A 、10进制 B 、9进制 C 、6进制 D 、8进制24、2-2所示电路，D 3D 2D 1D 0=1000，A 加高电平，C 与B 相连所构成的加法计数器是 A 、10进制 B 、3进制 C 、6进制 D 、12进制 (A)25、2-2所示电路，D 3D 2D 1D 0=1000， B 加高电平，C 与A 相连所构成的加法计数器是 (B) A 、10进制 B 、3进制 C 、6进制 D 、12进制26、图2-3所示电路为 (B) A 、 异步时序电路 B 、 同步时序电路 C 、 同步组合电路D 、 异步组合电路27、图2-3所示电路，FF0和FF1都为 (B)A 、下降沿触发B 、上升沿触发C 、高电平触发D 、低电平触发28、图2-3所示电路，Q 0n+1= (A)29、图2-3所示电路，Q 1n+1= (C)A 、Q 0n Q 1nB 、Q 0n +Q 1nC 、Q 0n ⊕Q 1nD 、Q 0n ⊙Q 1n30、图2-3所示电路，F= (A)图A 、Q 0n Q 1nB 、Q 0n +Q 1nC 、Q 0n ⊕Q 1nD 、Q 0n ⊙Q 1n31、图2-3所示电路，其状态转换图为 (B)32、图2-3所示电路的逻辑功能为 (B) A 、4进制减法计数器 B 、4进制加法计数器 C 、6进制加法计数器 D 、8进制减法计数器33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为 (B) A 、 11进制加法计数器 B 、 10进制加法计数器 C 、 12进制加法计数器D 、 13进制加法计数器34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为 (D) A 、13进制加法计数器 B 、12进制加法计数器 C 、 14进制加法计数器 D 、11进制加法计数器图35、图2-4所示可变进制加法计数器电路，当MN=11时该加法计数器为(A)A、14进制加法计数器B、12进制加法计数器C、11进制加法计数器D、13进制加法计数器36. 图7所示电路为（ B ）。

第二章组合逻辑1.分析图中所示的逻辑电路，写出表达式并进行化简F = AB BABCCABC=SB + Ac + BC + EC= AB + BC + BC2.分析下图所示逻辑电路，其中S3、S2、Sl> SO为控制输入端，列出真值表, 说明F与A、B的关系。

F二F I F2=A+BS°+BS|3・分析下图所示逻辑电路，列出真值表，说明其逻辑功能。

解：,1=ABC + ABC + ABC + BC = ABC + ABC + ABC 真值表如下：ABC F0 0 000 0 110 1 010 1 101 0 001 0 101 1 001 1 11当BHC 时，FXA当B=C=1 时，F1=A当B=C=O 时，F1=OP2= 48 + BC + AC = AB + BC + AC 真值表如下：ABC F0 0 0•)0 0 100 1 000 1 111 0 001 0 111 1 0I1 1 11当A、B、C三个变量中有两个及两个以上同时为〃T时，F2 = l o4•图所示为数据总线上的一种判零电路，写出F的逻辑表达式，说明该电路的逻辑功能。

解：F=A0A\A2A3 + A4A5A6A7 + ASA9A\0A11 + A\2A\3A14A15 只有当变量A0~A15全为0时，F = l：否则，F = 0oB此，电路的功能是判断变量是否全部为逻辑“0”。

5.分析下图所示逻辑电路，列岀真值表，说明其逻辑功能解：F = Al A0X0 + A\A0X 1 + A1A0X2 + A1A0X3 真值表如下：因此，这是一个四选一的选择器。

6.下图所示为两种十进制数代码转换器，输入为余三码，输出为什么代码A B C D W X Y Z0 0 11 0 0 0 00 10 0 0 0 0 10 10 1 0 0 100 110 0 0 110 111 0 10 010 0 0 0 10 1W= AB+ACD 10 0 1 0 110X = EC+BD+BCD 10 10 0 111Y = CD+CD 10 11 10 0 0Z=D 1100 10 0 1这是一个杀三码至8421 BCD码转换的电路7.下图是一个受M控制的4位二进制码和格雷码的相互转换电路。