当前位置：文档之家 › VHDL语言及其在数字电路中应用

VHDL语言及其在数字电路中应用

  • 格式：doc
  • 大小：25.50 KB
  • 文档页数：3

ＶＨＤＬ语言及其在数字电路中应用

引言

VHDL即超高速集成电路硬件描述语言，诞生于1982年，1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订。从更高的抽象层次和系统描述能力上扩展VHDL的内容。公布了新版本的VHDL,即IEEE标准的1076～1993版本。现在，VHDL作为IEEE的工业标准硬件描述语言，已成为通用硬件描述语言。

1 VHDL语言的基本特点

与其他硬件描述语言相比，VHDL具有以下九大特点：

1.1 VHDL语言功能强大，设计灵活

VHDL语言具有强大的语言结构，只需采简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时它还具有多层次的电路设计描述功能。支持各种设计方法，既支持自底向上的设计，也支持自顶向下的设计；既支持模块化设计，也支持层次性设计。VHDL还支持同步电路，异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。

1.2 VHDL语言具有很强的移植能力

VHDL语言具有很强的移植能力主要体现在：对于同一个硬件电路的VHDL语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。

1.3 VHDL语言具有强大的系统硬件描述能力

VHDL语言具有多层次的设计描述功能，既可以描述系统级，又可以描述门级电路。描述形式既可采用行为描述，寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。同时VHDL语言也支持惯性延迟和传输延迟这样可以准确地建硬件电路的模型。

VHDL语言的强大描述能力还体现在它具有丰富的数据类型，VHDL语言既支持预定义的数据类型，也支持用户定义的数据类型，这样给了硬件描述更大的自由度，使得设计人员能够更方便的设计。

1.4 VHDL语言的设计描述与器件无关

当一个设计描述用VHDL模拟器和VHDL综合器进行编译，模拟和综合后，

可以采用不同的映射工具映射到不同的工艺上去，映射成不同的工艺，只需要改变相应的映射工具，而无需改变VHDL设计描述。因此设计人员用VHDL进行硬件电路设计时，不需要首先考虑编程器件的具体工艺和结构，而可以将主要精力集中在设计的优化上。当硬件电路设计完成以后。VHDL语言允许采用多种不同的器件结构来实现。

1.5 VHDL语言程序易于共享和复用

VHDL采用基于库(Library)的设计方法。在设计过程中，可以建立各种可再次利用的模块，一个大规模的硬件电路设计往往不可能从门级电路开始一步步地进行设计，而是一些模块的累加。这些模块可以是一些标准库，也可以是预先设计或以前设计的模块，将这些模块存于库中，就可以在以后的设计中反复使用。这种设计方法可以大大的减少设计工作量，降低设计周期。

1.6 VHDL语言支持自上而下(TopDown)和基于库(Library-Base)的设计方法，还支持同步电路、异步电路、FPGA以及其他随机电路的设计：

1.7 VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的数学模型直到门级电路，其高层次的行为描述可以与低层次的RTL描述和结构描述混合使用，还可以自定义数据类型，给编程人员带来较大的自由和方便：

1.8 VHDL具有电路仿真与验证功能，可以保证设计的正确性，用户甚至不必编写如何测试相量便可以进行源代码级的调试，而且设计者可以非常方便地比较各种方案之间的可行性及其优劣。不需做任何实际的电路实验：

1.9 VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必关心最终设计实现的目标器件是什么：

2 VHDL语言的设计方法

其设计步骤如下：

2.1 按照“自顶向下”的设计方法进行系统划分。

2.2 输入VHDL语言代码。

2.3 将以上的设计输入编译成标准的VHDL文件。

2.4 用综合器对VHDL源代码进行综合优化处理，生成门级描述的网表文件。

2.5 利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作。

2.6 将适配器产生的器件编成文件通过编程器或下载电缆到目标芯片FPGA或CPLD中。

3 VHDL在数字电路中应用

一个完整的设计流程是设计思想逐步细化、逐步排除错误的过程。一般的电子系统设计可分为前端和后端两部分，前端是系统的逻辑设计和仿真，得到的是门级电路的原理图或网表，后端设计如印刷电路板的布局布线，集成电路的版图设计等，得出的是最终的物理设计。设计工作首先是用VHDL描述设计概念，利用VHDL仿真与调试工具分析设计概念的“行为”，检查是否满足初始要求。这一部分的情形与普通编程语言如P ASCAL、C语言的编译、运行、调试是类似的。这时的仿真速度要大大快于门级仿真的速度。高层设计的验证、纠错，有利于早期发现设计方案中的错误。设计概念验证后，把VHDL设计输入VHDL综合工具，VHDL综合工具利用集成电路厂商或电子自动化厂商提供的被充分验证过的工艺库，以面积、功能和速度等为目标进行优化，将电路映射为选定工艺的网表。得到了门级电路后，我们还要进行逻辑仿真，来验证门级电路的行为和时序特性。接下来的是物理设计，得到最后可供生产的文件。物理设计完成后，一般还要进行延时分析、故障分析、热分析等等，保证最终确实能稳定工作，满足设计标准。

4 结论

VHDL语言具有与具体硬件无关和与设计平台无关的特性，并具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。VHDL在现代数字系统中发挥着越来越重要的作用，VHDL把数字系统设计、仿真综合和测试联系起来，不仅支持电路级别的设计描述，而且还支持对寄存器传输级系统和行为功能级的描述。目前，VHDL已成为广泛使用的设计输入硬件描述语言，国际上用VHDL进行系统逻辑设计已成为流行方式，学会VHDL及设计方法也是新的潮流。VHDL将成为数字系统设计领域中所有技术人员必须掌握的一种语言。

合集下载

vhdl语言 function用法

vhdl语言 function用法

vhdl语言 function用法

使用VHDL语言中的function功能，可以在设计数字电路时实现模块化和功能复用。在本文中，我们将一步一步地讨论VHDL中function的用法和功能。

第一部分：VHDL语言简介

在我们开始讨论VHDL中function的用法之前，让我们先对VHDL语言进行简要介绍。VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，常用于数字电路设计和仿真等领域。VHDL对于描述电路的结构和行为非常强大，能够提供高度的抽象，帮助设计人员快速而准确地描述复杂的数字电路。

第二部分：VHDL中的函数介绍

在VHDL中，函数是一种定义在architecture块中的代码段，用于执行一些特定的计算或操作。函数接受输入参数，并返回计算结果。函数通常用于执行一些重复或复杂的计算任务，并帮助简化设计。此外，函数还可以提高代码的可读性，因为可以将复杂的计算逻辑封装成一个简单的函数调用。

第三部分：VHDL函数的语法

在VHDL中，函数的语法如下所示：

vhdl

function function_name(parameter_1 : data_type; parameter_2 :

data_type) return return_type is

variable local_variable : data_type;

begin

function body

calculate and assign value to local_variable

return local_variable;

end function_name;

在上面的代码中，我们可以看到函数由三个部分组成。首先是函数的声明，包括函数的名称以及输入参数和返回类型。其次是变量声明部分，用于定义函数内部使用的局部变量。在函数的body部分，我们可以执行特定的计算操作，并将结果赋值给局部变量。然后，使用return语句返回结果。

用VHDL设计数字电路

用VHDL设计数字电路

醢　．　昌量圆　

用ＶＨＤＬ设计数字电路　

文。张军英（凯迈＜洛阳＞电子有限公司）耿志辉（凯迈＜洛阳＞电子有限公司６５８９１部队）　

摘要：Ｖ　Ｈ　Ｄ　Ｌ作为一种电路硬件描述语　

言，目前正在被越来越多的电子技术设计　

人员所应用　本文介绍了ＶＨＤＬ的特点及用　

以设计数字电路的设计流程和描述方法。　本文结合实例从总体上介绍了利用ＶＨＤＬ设　

计硬件电路的一般流程。　

关键词：ＶＨＤＬ；硬件描述语言　

一、概　述　

Ｖ　Ｈ　Ｄ　Ｌ是超高速集成电路硬件描述语　

言（Ｖｅｒｙ　Ｈｉｇｈ　Ｓｐｅｅｄ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ　

Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）的英文缩　

写，它是一种数字硬件系统设计和描述的　标准语言。Ｖ　Ｈ　Ｄ　Ｌ的开发始于美国国防部　

ｌ　９　８　１年的超高速集成电路计划，其目的是　

为了给出一种与工艺无关的、支持大规模　

系统设计的标准方法和手段。ｌ９８７年ｌ　２月　

ＶＨＤＬ被正式接纳为ＩＥＥＥ　ｌ　Ｏ７６标准。此　

后经过若干次修改，增加了一些功能。新　

的标准版本是ｌ　９９　３年的ＩＥＥＥｓｔｄｌ　Ｏ７６一　ｌ９９３。这几年来，电子设计自动化（ＥＤＡ）开　

发厂商分别推出了以Ｖ　Ｈ　Ｄ　Ｌ为基础的产　

品，支持对ＶＨＤＬ的仿真和综合，现已被视　

为数字电路设计的新方法。　

二．ＶＨＤＬ语言的基本特点　

与其他硬件描述语言相比，ＶＨＤ　Ｌ具　有以下五大特点：　

（一）Ｖ　Ｈ　Ｄ　Ｌ语言功能强大，设计灵　

活　

ＶＨＤ　Ｌ语言具有强大的语言结构，只　

需采简单明确的Ｖ　Ｈ　Ｄ　Ｌ语言程序就可以描　

述十分复杂的硬件电路．同时它还具有多　层次的电路设计描述功能。支持各种设计　

方法，既支持自底向上的设计，也支持自顶　

向下的设计，既支持模块化设计，也支持层　

次性设计。ＶＨＤ　Ｌ还支持同步电路，异步　

电路和随机电路的设计，这是其他硬件描　

述语言所不能比拟的。　

（二）Ｖ　Ｈ　Ｄ　Ｌ语言具有很强的移植　

能力　

vhdl语言

vhdl语言

VHDL语言

VHDL（VHSIC Hardware Description Language）是用于描述数字电路和系统的硬件描述语言，是一种标准化的硬件描述语言，广泛应用于数字电路设计和电子系统设计领域。VHDL语言是一种强大的工具，可以帮助工程师描述复杂的数字电路，并进行仿真和综合。它可以描述电路的结构、功能和时序行为，是一种形式化的语言，能够准确地描述电路的行为特性，有助于工程师在设计阶段发现和解决问题。

VHDL语言的基本概念

实体（Entity）

• 实体描述了电路的接口和功能，可以看作是一种抽象的模块。

• 实体中定义了输入输出端口，以及对应的信号类型和位宽。

• 实体可以包含多个体系结构（Architecture）。

体系结构（Architecture）

• 体系结构描述了实体的具体实现，定义了实体的行为。

• 体系结构中包含了处理逻辑、时序行为以及信号的赋值。

• 体系结构可以描述电路的功能和行为。

信号（Signal）

• 信号是VHDL语言中的基本数据类型，用于在电路中传递信息。

• 信号可以是标量（Scalar）或矢量（Vector），可以是时序或组合。

• 信号的赋值可以是同步的或异步的。

过程（Process）

• 过程描述了VHDL中的行为，通常用于描述组合逻辑或时序逻辑。

• 过程中可以包含逻辑运算、条件语句、循环语句等。

• 过程中的代码在仿真或综合时会被执行。

VHDL语言的应用

VHDL语言主要用于数字电路设计、电子系统设计、FPGA设计等领域。工程师可以使用VHDL语言描述数字电路的结构和行为，进行仿真和综合，快速验证设计的正确性。VHDL语言的应用领域包括但不限于：

• 数字电路设计

• 通信系统设计

• 控制系统设计

• 图像处理系统设计 • 嵌入式系统设计

VHDL语言在电子设计领域具有广泛的应用前景，可以帮助工程师快速高效地设计数字电路系统，并满足不同应用场景的需求。

vhdl语言 2

vhdl语言 2

未知驱动探索，专注成就专业

1

VHDL语言

简介

VHDL（VHSIC Hardware Description Language）即可高速集成电路硬件描述语言，是一种用于描述数字系统和电路的硬件描述语言。它在1981年由美国国防部的高速集成电路联合委员会（VHSIC）开发，用于设计大规模集成电路。

VHDL是一种面向对象的语言，可以用于描述各种数字系统，从简单的逻辑门到复杂的处理器。它提供了丰富的语法和语义，使得设计人员可以准确地描述他们的电路和系统。

VHDL的优势

VHDL作为一种硬件描述语言，在数字系统设计中具有许多优势。

1. 可重用性：VHDL允许设计人员创建可重用的模块和子系统，这些模块和子系统可以在不同的项目中重复使用，提高了设计效率和可维护性。

2. 仿真和验证：VHDL具有强大的仿真和验证能力，可以在设计之前对系统进行全面的仿真和验证。这有助于未知驱动探索，专注成就专业

2

检测和纠正潜在的问题，并确保系统在硬件实现之前达到预期的功能。

3. 抽象级别：VHDL允许设计人员在不同的抽象级别上描述系统，从高级的行为级别到底层的结构级别。这使得设计人员可以根据需要在不同的级别上工作，并且可以更容易地进行系统级别的优化。

4. 灵活性和可扩展性：VHDL支持灵活的设计方法和工作流程，并允许设计人员在设计过程中进行迭代和修改。它还可以与其他常用的设计工具和方法集成，以满足特定的需求。

VHDL语言的基本结构

VHDL语言由模块、实体、架构以及信号和过程等基本元素组成。

模块（Module）

模块是VHDL中描述数字系统的最基本单位。一个模块可以包含多个实体和架构，并通过连接信号进行通信。每个模块都有一个顶层实体和一个或多个架构。 未知驱动探索，专注成就专业

3

实体（Entity）

实体是描述模块的接口和行为的抽象。它定义了输入输出端口，以及模块对外部环境的接口。一个实体可以有一个或多个架构。