ＶＨＤＬ语言及其在数字电路中应用
引言
vhdl即超高速集成电路硬件描述语言，诞生于1982年，1987年底，vhdl被ieee和美国国防部确认为标准硬件描述语言。此后vhdl在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，ieee对vhdl进行了修订。从更高的抽象层次和系统描述能力上扩展vhdl的内容。公布了新版本的vhdl,即ieee标准的1076～1993版本。现在，vhdl作为ieee的工业标准硬件描述语言，已成为通用硬件描述语言。
1 vhdl语言的基本特点
与其他硬件描述语言相比，vhdl具有以下九大特点：
1.1 vhdl语言功能强大，设计灵活
vhdl语言具有强大的语言结构，只需采简单明确的vhdl语言程序就可以描述十分复杂的硬件电路。同时它还具有多层次的电路设计描述功能。支持各种设计方法，既支持自底向上的设计，也支持自顶向下的设计；既支持模块化设计，也支持层次性设计。vhdl还支持同步电路，异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。
1.2 vhdl语言具有很强的移植能力
vhdl语言具有很强的移植能力主要体现在：对于同一个硬件电路的vhdl语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。
1.3 vhdl语言具有强大的系统硬件描述能力
vhdl语言具有多层次的设计描述功能，既可以描述系统级，又可以描述门级电路。描述形式既可采用行为描述，寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。同时vhdl语言也支持惯性延迟和传输延迟这样可以准确地建硬件电路的模型。
vhdl语言的强大描述能力还体现在它具有丰富的数据类型，vhdl语言既支持预定义的数据类型，也支持用户定义的数据类型，这样给了硬件描述更大的自由度，使得设计人员能够更方便的设计。
科 信 息 产｛业 浅谈ＶＨＤＬ语言在电子电路中的应用 王志明吴冬峰 （哈尔滨电工仪表研究所，黑龙江哈尔滨１５００００） 摘 ：ＶＨＤＬ语言作为一门国际标准硬件描述语言，在电子系统自动设计已经十分流行，现已成为主要硬件的描述工具，可用于电子电路电 路系统的描述、模拟和综合等。ＶＨＤＬ语言作为一种工业标准具有通用性好、支持面广的特点，在电子电路中得到了广泛的应用。 关键词：ＶＨＤＬ语言：电子电路；基本构成 ＶＨＤＬ的英文全名是Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｈａ ｗａ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎ— ｇｕａｇｅ，翻译成中文就是超高速集成电路硬件捕 述语言。１９９３年，ＩＥＥＥ对ＶＨＤＩ进行丫修汀， 从更高的抽象层次和系统捕述能力上扩展 ＶＨＤＬ的内容，公布了新版本的ＶＨＩ）Ｉ，即ＩＥＥＥ 标准的１０７６—１９９３版本（简称９３版）。现在， ＶＨＤＬ作为ＩＥＥＥ的工业标准硬件描述语言，得 到众多电子电路公司的支持，在电子工程领域， 已成为事实上的通用硬件描述语言 １ ＶＨＤＬ语言的基本构成 ＶＨＤＬ语言的语法比较严格，风格类似 于Ａｄａ语言一段完整的ＶＨＩ）Ｌ代码通常虫 体语句、构造体语句、配置说明语句、以及库、包 说明语句组成．其中实体语句用于描述设汁单 元的外部接口信号：构造体语句Ｊｆ】Ｆ描述设计 单元内部的结构和行为，一般说来，构造体对设 计单元内部的功能描述有３种方式：行为级描 述、寄存器传输级描述和结构描述：配置说明语 句用于从库中选取 同的元件来构成设计单元 的不同版本：包主要用于存放各设计模块都能 共享的数据类型、常量和子程序：阵则是用来存 放已经编译过的实体、构造体、包和配置数据。 当前在ＶＨＤＬ中的库大致可以订５种：ＩＥＥＥ 库、ＳＴＤ库、ＡＳＩＣ矢量库、用户定义和ＷＯＲＫ 库。包则主要用来包含程序中用到的各种数据、 常量、子程序等。 在ＶＨＤＩ 语言中，库的声明和包的使朋总 是放在设计单元的前面（如图１所示）： 这里ＩＥＥＥ是库名，ＳＴＤ—ＬＯＧＩＣ—Ｉ １６４是 ＩＥＥＥ库巾的一个包，有了上面这两条席说明语 句，下面的设计单元就可以使用ｓＴＤ—ＬＯＧ— ＩＣ一１１６４包中定义的数据类型和各种函数Ｔ ，Ｈ１ 于ＶＨＤＬ代码完全由文字纲成，而传境的设计 往往是一张张的原理图，这二者之间存在一定 的对应关系，我们都知道，传境的原 图总是由 线和一些符号相互连接而构成，实体足与符号 相对应的，因为它规定了一个设计单元对外的 接口信号构遗体则是与某一层的原理图相对 应，因为它总是与某个实体相关，并对该实体 的结构和行为进行描述。 ２ ＶＨＤＬ语言在电子电路巾的应用 ＶＨＤＬ语言主要用于描述电子电路系统 的结构、行为、功能和接口，与其他硬件描述语 言相比，ＶＨＤＬ语言有如下优越之处： ２．１ ＶＨＤＬ语占支持自上而下（Ｔｏｐ Ｄｏｗｎ） 和基于库（ＬｉｂｒａｒｙＢａｓｅ）的设计方法，还支持同 步电路、异步电路、ＦＰＧＡ以及其他随机电路的 设计； ２．２ ＶＨＤＬ语言具有多层次描述系统硬件 功能的能力，可以从系统的数学模型直到门级 电路，其高层次的行为描述可以与低层次的 ＲＴＩ 描述和绵构描述混合使 ｝｝ｊ，还可以白定义 数据类型，给编程人员带来较大的自由和方便； ２．３ ＶＨＤＬ对设计的描述具有相对独立 性，设计者可以／ｆ 懂硬件的结构，也不必关心最 终没计实现的目标器件是什么； ２．４ ＶＨＤＬ具有电路仿真与验证功能，可 以保证设计的正确性， 户甚至不必编写如何 测试相量便可以进行源代码级的调试，而且设 ‘者可以非常方便地比较各种方案之间的可行 性及其优劣，不需做任何文际的电路实验； ２．５ ＶＨＤＩ 语言可以与丁艺无关编程； ２．６ ＶＨＤＬ语言标准、规范，易于共享和复 』Ｈ．． ３举例分析电子电路的设计流程 设计电子电路系统时，首先用ＶＨＤＩ 语言 按要求对系统进行捕述，然后进行编译综合。此 过程ｔ１ｌ编译器可完成综合、适配和划分等功能。 这些均由计算机自动完成，同时产生多个后序 操作中要用到的文件。当通过编译后，要用 ＭＡＸ＋Ｐ１ Ｉ／Ｓ ｉＩ的仿真器进行仿真，以确保在 载到器什之前对设计进行令面检测，如果发现 在某 条件下，设计的输出没有得到正确的响 应，那么应陔修改输入捕述，直到得到正确的响 应。仿真通过之后还要进行定时分析，定时分析 是分析多＾、源节点和ＦＩ标节点之『１＝；ｆＪ的传输延 时，分析最小时钟周期和最大的电路下作频率。 设计输入阶段，可以采用…种“自下而上”的 层次化的没汁输入方法。首先是将要设计的功 能分成若于个模块，建立这些低层次的设计，然 再将它们Ｎ－组台在一起．形成单一的顶层设计 文件一般 兑来，硬件描述语言擅长于行为描 述，而原理图输入对于结构描述较方便，因此我 Ｊ用ＶＨ１）Ｌ语言进行底层模块的描述，用原理 阁法 出顶层的连接结构。列于大型的电子电 路系统层次化设计有很多好处，它可以对低层 次的子模块逐一进行设计、仿真和验证，而后将 子模块构成若下个大模块，最后建造一个总的 议汁 童种方式有助于设计者构思和减少错误 ＭＡＸ＋ＰＬＵＳ １１软件提供了层次显示程序，可以 显示整个设计方案的层次结构，行允许设计者 打开仟意层次的设计文件冈此能利用此性能 盘看和修改低层次文件下面举例分析给出汁数 模块的ＶＨＤＬ文件。这是一个模ｌ０计数器，其 中：ｃｌｅＰｄ＂为清零端；ｃｌｋ为时钟输入端；ｃｏ为进 位输出端；ｑａ为４位ＢＣＤ码输出端。（如图２所 示）。 在Ｃｏｍｐｉｌｅｒ Ｅｄｉｔｏｒ中，编译 述文件， ＭＡＸ＋Ｐ［ ＵＳ Ｉ１将对文件进行检查语法错误、建 库、逻辑综合、划分和适配等分析，并产生一系 列有关文件。然后，在Ｗａｖｅｆｉ—ｏｍＥｄｉｔｏｒ中建立 波形编辑输入文ｆ，十，冉打开仿真器进行仿真，以 验证没汁输入的了Ｆ确与否，采用ＶＨＤＩ硬件语 Ｌｍ ＲＡＲＹ ＩＥＥＥｌ ＵＳＥ ＩＥＥＥ ＳＴＤ ＬＯＧＩＣ Ｉ１６４．直ＬＬ 图１
VHDL语言在数字电路实验中的应用(全文)
【摘要】随着电子技术的迅速发展，数字电子技术在实际应用中的重要性逐渐提高，然而传统的数字电路的设计通常采用的是硬件芯片，例如TTL与COMS，由于可编程逻辑器件的出现使得传统的硬件连接法已经不能满足现代数字电路设计的要求。所以本文提出应用VHDL的数字电路设计。这样不仅可以降低硬件带来的设计难度大，不易修改，可维护性差等缺点，也使得应用更加广泛。
【关键词】数字电路;传统方式;VHDL
1.引言
随着计算机以及大规模集成电路应用的普及，电子行业正在迅速的发展。目前采用小中规模的数字电路逻辑设计已经不能满足数字电子技术发展的需要。例如传统的TTL电路或者COMS电路设计任务繁琐，设计效率低，所以迫切的需要我们做出调整，适应社会对数字电子技术发展的要求。伴随着集成电子工艺的发展，新型的逻辑器件也应运而生，到目前为止，市场上的逻辑器件大致可分为三类：第一是标准的逻辑芯片如COMS/TTL等系列芯片;第二是微型计算机芯片和各种微处理器;第三种就是应用规格芯片ASIC，其中ASIC芯片中就有我们接下来介绍的可编程逻辑器件（PLD）[1]。而使用可编程逻辑芯片就必须要求我们掌握编写VHDL语言的技术。这种设计数字电路实验的方法大大克服了传统数字电路设计出现的缺点，更加适应现在社会的发展。
2.传统数字电路设计优缺点
传统的数字电路设计过程大致经过以下几个步骤：一是分析问题画出状态转换图以及状态转换表，二是进行状态化简，三是状态编码，四是写出输入方程、驱动方程以及输出方程，五是画出逻辑电路图，经过这一系列步骤之后，还要在电路板上焊接电路，或者在面包板上拼接电路。传统的设计方法是数字电路设计的基础，它的优点是能够反映了数字电路的基本工作原理，系统内部构成的各个细节也能够很直观的反映出来，各部分之间的联系显而易见。因此，通过对设计的原理图的观察我们可以验证系统的合理性，同时也奠定了数字电路设计的基础。它的缺点是设计步骤复杂，在整个过程中需要用到大量的芯片和连线。而且传统的方法出错率高而且不易修复，在焊接电路板的时候如果不注意就会导致接触不良或者出现某个芯片损坏的情况，这就导致整个电路板都不起作用。
基于VHDL语言的电子设计自动化及其应用
胡继祖
（西京学院，陕西西安710123）
摘要：VHDL在电子设计中有着描述语言的应用作用，这种技术的存在为电子设计自动化发展提供了技术支持，在自动
化应用过程中这种技术适用于多个环节中，文章介绍了VHDL语言的相关内容，并分析了VHDL语言在电子设计自动
化中的应用。
关键词：VHDL；电子设计自动化；应用
中图分类号：TN702文献标识码：A文章编号：1673-1131（2016）11-0074-02
0引言
当前社会经济与科技飞速发展，为电子行业的迅速发展
提供了技术支持，使得电子设计水平得到提高，设计需求标准
也越来越严。为了适应各方的需求，电子设计的发展开始朝
向自动化趋势进行，而VHDL语言在电子设计中的应用已经
得到各个部门的认可，这种语言的融入提高了开发周期及效
率，促进了电子设计自动化的发展。
1电子设计自动化概述
电子设计自动化别称EDA技术，电子设计自动化技术的
出现与集成电路发展密切相关，这种电子设计自动化技术是
基于集成电路技术基础之上，通过多种技术研究共同开发出
来的。EDA技术的出现促进了电子设计行业的发展，一代EDA
技术中，这种技术的出现使得在设计过程之中可以进行图形
编辑交互，并且利用这种技术对设计的规则进行检测，解决了
在工作过程中遇到的PCB或晶体的布线和版图设计；二代
EDA技术中，其又升级了功能，这种技术可以在设计中进行逻
辑图的自动化输入，完成芯片工作布图，可以将各种工作需要
的逻辑进行综合分析，将印刷电路进行合理版布图等[1]。电子
技术及计算机技术始终以高速的发展速度向前踏步，因此集
成电路的发展也始终保持先进水准，在HDL的设计方案被人
们研究出来后，适用于EDA技术的VHDL语言也应运而生。
2VHDL语言概述
VHDL语言属于电子设计工具，在电子设计工作中，这种
语言利用超高速的工作效率完成集成电路设计工作中的设计
需求。具体来讲，VHDL语言应用在电路设计的电路合成阶
