soc中的sram

STM32在SRAM中调试配置全过程

（在STM32F103ZET6开发板已验证通过）

一、硬件层面配置

必须配置boot[0,1]均为高电平，以保证硬件从SRAM启动（之前曾看过一篇博文说不用配置boot[0,1]，好像这种说法不正确------待考证。反正我反复试过如果不配置boot[0,1]会进入Flash的程序，根本不能从SRAM启动）。

二、MDK编译器的配置

第一步：点开魔术棒切换到配置程序存储区的起始地址如下图：

其中起始地址可以不和图中一样（但好像要保证R/O的起始地址在R/W的起始地址前

边------待验证）。

第二步：切换到配置预定义命令如下图：

这步的目的是为了把STM32的中断向量表映射到SRAM， STM32库文件内的

system_stm32f10x.c文件里有void SystemInit (void)这个函数里有这个段

就是为了映射中断向量表。修改相应的偏移量即可重映射中断向量表的起始地址。

第三步：切换到配置如下图：

点击跳转到，配置如下图（相应地址要根据你自己的进行配置），点击确定退回

到选项栏，进入第四步配置。

第四步：配置“Initialization File：”栏如下图：

在红色框所圈的栏内填入如下路径：

..\..\..\..\..\Keil\ARM\Boards\Keil\MCBSTM32\STLIB_Blinky\Dbg_RAM.ini

然后点把第25行

的”LOAD LED”改为你工程名。

自此就完全配置完成了，将程序编译后下载到单片机内，此时程序还没有跑起来，必

须点击MDK的后程序才能跑起来，这点有点莫名其妙，我也不知道原因，可能

是我其他选项配置问题。

声明：由于本文编写时间很短，没有进行更详细步骤

编写（其实也没有必要再细了），但是绝对是验证可以在

SRAM上跑程序。

本人也是菜鸟，如有错误请指教，虚心接受。

本人QQ：53004011，邮箱为53004011@；欢迎骚

SoC中IP核互连的不同策略

随着集成电路设计复杂度的提高和产品上市时间压力的增大，基于IP 核复用的SoC 设计已成为一种重要的设计方法。

在SoC 中集成的IP 核越来越多时，IP 核的互连策略和方法就成为了影响SoC 性能、数据吞吐率等指标的重要因素。本文除了介绍目前流行的总线互连策略，还介绍了正在兴起的片上网络NoC（Network-on-Chip）方法。

1、 引言

半导体加工工艺的不断进步和市场对集成电路产品的需求推动了集成电路设计技术的发展。ASIC 技术作为一种重要的IC 设计方法，主要适用于量大使用周期较长的IC 产品，一款ASIC 芯片，其开发周期大致在1 年左右。对于要实现多功能配置、更新换代很快的IC 产品，ASIC 设计方法很难满足要求。以IP 核复用为基础的SoC 设计方法，以其快速的产品上市时间、良好的功能可配置性日益成为IC 设计的重要方法。先进的加工工艺也为SoC 芯片的制造实现提供了制程支持。

在SoC设计中，一个重要的课题就是IP核的互连问题，即当一个SoC中需集成几十个，甚至更多的IP核时，如此多的IP核以怎样的方式进行数据交互。

IP核互连的不同形式会影响到SoC芯片的数据带宽、时延、数据吞吐率及功耗等指标。 总线是目前SoC设计中广为使用的IP核互连方式，常用的总线ARM 的AMBA(Advanced Microcontroller Bus Architecture) 总线、IBM 的CoreConnect总线、Silicore 公司的Wishbone总线、Altera 的Avalon总线、PlamchIP 的CoreFrame总线、MIPS 的EC Interface总线、Altera 的Atlantic? Interface总线、IDT 的IPBus(IDT Peripheral Bus) 总线等。当SoC变得越来越复杂时，总线也逐渐成为限制芯片速度、功耗、面积、数据吞吐率的一个瓶颈问题。在总线的发展中，增加总线的宽度、提高总线的时钟、支持流水线、采用多路选择器替换三态门及采用多总线方案等都可以一定程度的缓解以上问题。

1 soc中的sram

SRAM（静态随机存储器）是一种常用于计算机系统中的存储器类型，也被广泛应用于系统芯片（SoC）中。

SRAM 是一种易失性存储器，它能够在没有电源的情况下保持数据。相对于动态随机存储器（DRAM），SRAM 的读写速度更快，因为它使用了一种不需要刷新操作的存储单元设计。

在 SoC 中，SRAM 通常用于多个目的，包括：

1. 缓存：SRAM 可以作为高速缓存存储器，用于存储处理器的指令和数据，以提高系统性能。由于 SRAM 的高速读写特性，它可以快速响应处理器的读取请求，减少了对主存储器的访问延迟。

2. 寄存器文件：SRAM 经常被用作寄存器文件，用于存储处理器的寄存器状态。寄存器文件是计算机体系结构中的一个关键组件，用于存储临时数据、运算结果和控制信号。

3. 存储器接口：SRAM 可以作为与其他外部存储器（如闪存或硬盘驱动器）进行交互的接口。它可以用作缓冲区或数据传输的中间存储器，以提高数据传输速度。

总之，SRAM 在 SoC 中具有重要的作用，可以提供快速的数据存储和访问功能，对于提高系统性能和响应能力非常关键。

第２期　苗胜等：ＳｏＣ设计中的ＩＰ核保护方法研究　・１１３・　

ＳｏＣ设计中的Ｉ　Ｐ核保护方法研究　

苗胜，戴冠中，刘航，李美峰　

（西北工业大学自动化学院，陕西西安７１００７２）　

摘要：对现有主要ＩＰ核保护方法的原理和性能进行了研究分析，指出了各种方法的优缺点，同时指出了ＩＰ核　

保护方法的发展方向。　关键词：片上系统；知识产权核；数字水印；签名　

中图法分类号：ＴＰ３０９　文献标识码：Ａ　文章编号：１００１—３６９５（２００７）０２—０１１３．０３　

Ｒｅｓｅａｒｃｈ　ｏｎ　Ｉｎｔｅｌｌｅｃｔｕａｌ　Ｐｒｏｐｅｒｔｙ　Ｃｏｒｅ　Ｐｒｏｔｅｃｔｉｏｎ　ｉｎ　ＳｏＣ　Ｄｅｓｉｇｎ　

ＭＩＡＯ　Ｓｈｅｎｇ，ＤＡＩ　Ｇｕａｎ・ｚｈｏｎｇ，ＬＩＵ　Ｈａｎｇ，ＬＩ　Ｍｅｉ—ｆｅｎｇ　

（Ｃｏｌｌｅｇｅ　ｏｆＡｕｔｏｍａｔｉｏｎ，Ｎｏｒｔｈｗｅｓｔｅｒｎ　Ｐｏｌｙｔｅｃｈｎｆｉｃａｌ　Ｕｎｉｖｅｒｓｉｔｙ，Ｘｉ’Ⅱｎ　Ｓｈａｒｔｘｉ　７１００７２，Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ：Ｔｈｉｓ　ｐａｐｅｒ　ｓｕｒｖｅｙｅｄ　ｔｈｅ　ｅｘｉｓｔｉｎｇ　ＩＰ　ｃｏｒｅ　ｐｒｏｔｅｃｔｉｏｎ　ｍｅｔｈｏｄｓ，ａｎｄ　ｐｏｉｎｔｅｄ　ｏｕｔ　ｔｈｅ　ａｄｖａｎｔａｇｅｓ　ａｎｄ　ｄｉｓａｄｖａｎｔａｇｅｓ　ｏｆ　ｅａｃｈ　ｏｎｅ．Ｆｉｎａｌｌｙ，ｔｈｅ　ｐｏｔｅｎｔｉａｌ　ｄｉｒｅｃｔｉｏｎ　ｏｆ　ＩＰ　ｃｏｒｅ　ｐｒｏｔｅｃｔｉｏｎ　ｉｎ　ｔｈｅ　ｆｕｔｕｒｅ　ｗａｓ　ｉｎｄｉｃａｔｅｄ．　Ｋｅｙ　ｗｏｒｄｓ：Ｓｙｓｔｅｍ　ｏｎ　ａ　Ｃｈｉｐ（ＳｏＣ）；ＩＰ　Ｃｏｒｅ；Ｄｉｇｉｔａｌ　Ｗａｔｅｒｍａｒｋ；Ｓｉｇｎａｔｕｒｅ　

１　引言　

随着集成电路的规模依据摩尔定律不断呈指数增长，目前　

已经可以将整个系统集成到一块单硅芯片上，片上系统（Ｓｙｓ．　

ｔｅｍ　ｏｎ　ａ　Ｃｈｉｐ，ＳｏＣ）的概念也应运而生。然而对于大型的ＳｏＣ　

来说，无论从设计的费用、周期还是可靠性来考虑，传统的设计