下载文档原格式
基于AT89C51的频率计设计第一章绪论；随着微电子技术和计算机技术的迅速发展，特别是单片；采用不同的测量原理，可以设计出不同结构的频率测量；通常能对频率和时间两种以上功能测量的数字化测量仪；1.1频率计的概述；数字频率计是计算机、通讯设备、音频视频等科研生产；本数字频率计将采用定时、计数的方法测量频率，采用；1.2频率计的主要性能；1.2.1.测试功能；它表明数字频率计所具备的全部测试第一章绪论随着微电子技术和计算机技术的迅速发展，特别是单片微机的出现和发展，使传统的电子测量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化，形成一种完全突破传统概念的新一代测量仪器。
频率计广泛采用了高速集成电路和大规模集成电路，使仪器在小型化、耗电、可靠性等方面都发生了重大的变化。
对石英晶体振荡器，各种信号发生器，各种倍频和分频电路输出信号的频率需要测量；广播，电视，电讯，微电子技术等现代化的科学领域，更需要进行频率测量。
采用不同的测量原理，可以设计出不同结构的频率测量仪器，所以按测量原理来分，数字频率计可分为谐振式，比较式和计数式三类；按选用电路形式来分，它又可以分为模拟式和数字式两类。
通常能对频率和时间两种以上功能测量的数字化测量仪器，称为数字频率计，有时也称为通用计数器或电子计数器。
当前较多采用的是数字频率计。
计数式频率计是基于时间或频率的A/D转换原理，并依赖于数字计数技术发展起来的一类新型数字仪器。
与其他电子仪器一样，数字频率计也经历了电子管，晶体管和集成电路等几个阶段，其性能日臻完善，功能不断扩大，若配以适当的插件或传感器，还可以对多种电量和非电量进行测量。
1.1 频率计的概述数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
它是一种用十进制数字显示被测信号频率的数字测量仪器。
它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。
数字式频率计的设计摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量显得更为重要。
数字频率计是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。
数字频率计是在规定的基准时间内把测量的脉冲数记录下来，换算成频率并以数字形式显示出来。
数字频率计用于测量信号（方波，正弦波或其他周期信号）的频率，并用十进制数字显示，它具有精度高，测量速度快，读数直观，使用方便等优点。
测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点。
本次设计的数字频率计以555为核心，采用直接测频法测频，能够测量正弦波、三角波、锯齿波、矩形波等。
根据显示的频率范围，用4片10进制的计数器构成1000进制对输入的被测脉冲进行计数；根据输入信号的幅值要求，所以要经过衰减与放大电路进行检查被测脉冲的幅值；由于被测的波形是各种不同的波，而后面的闸门或计数电路要求被测的信号必须是矩形波，所以还需要波形整形电路，通过这些整体要求，由显示部分，计数部分，逻辑控制部分，时基电路部分，构成简易的频率计的设计。
目录一．设计任务和要求 (3)1.设计任务 (3)2.设计要求 (3)二．系统设计 (4)1.系统要求 (4)2. 方案设计 (5)3.系统工作原理 (6)三．单元电路设计 (8)1.时基电路部分 (8)2.计数显示部分电路 (11)3.控制电路设计如下 (14)四．电路仿真分析 (15)五．元器件的选择及参数确定 (17)1.电路调试 (17)2系统功能及性能测试 (18)3.电路安装 (20)4.调试 (21)参考文献 (25)总结及体会 (26)附录 (28)一．设计任务和要求1.设计任务设计一个数字式频率计。
2.设计要求1、能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率；2、能直接用十进制数字显示测得的频率；3、频率测量范围：1HZ—10KHZ且量程能自动切换；4、输入信号幅度范围为0.5—5V，要求仪器自动适应5、测量时间：t≼1.5s6、电源：220V/50HZ的工频交流电供电；（注：直流电源部分仅完成设计即可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求）7、按照以上技术要求设计电路，绘制电路图，对设计的电路用Multisim或OrCAD/PspiceAD9.2进行仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。
课程设计报告课程名称数字逻辑课程设计课题8位全加器的设计专业计算机科学与技术班级1202学号34姓名贺义君指导教师刘洞波陈淑红陈多2013年12月13日课程设计任务书课程名称数字逻辑课程设计课题8位全加器的设计专业班级计算机科学与技术１２０２学生姓名贺义君学号34指导老师刘洞波陈淑红陈多审批刘洞波任务书下达日期: 2013年１2月1３日任务完成日期：2０14年０1月2１日一、设计内容与设计要求1.设计内容：本课程是一门专业实践课程,学生必修的课程。
其目的和作用是使学生能将已学过的数字电子系统设计、VHＤL程序设计等知识综合运用于电子系统的设计中,掌握运用VHDL或者Veｒilｏg H ＤL设计电子系统的流程和方法,采用Quaｒtus II等工具独立应该完成1个设计题目的设计、仿真与测试。
加强和培养学生对电子系统的设计能力，培养学生理论联系实际的设计思想,训练学生综合运用数字逻辑课程的理论知识的能力,训练学生应用ＱuartｕｓII进行实际数字系统设计与验证工作的能力,同时训练学生进行芯片编程和硬件试验的能力。
题目一4线－16线译码器电路设计；题目二16选1选择器电路设计;题目三4位输入数据的一般数值比较器电路设计题目四10线－4线优先编码器的设计题目五8位全加器的设计题目六RＳ触发器的设计；题目七ＪK触发器的设计;题目八D触发器的设计;题目九十进制同步计数器的设计；题目十T触发器的设计；每位同学根据自己学号除以1０所得的余数加一，选择相应题号的课题。
参考书目1 ＥDA技术与VHDL程序开发基础教程雷伏容，李俊,尹霞清华大学出版社978－7-302-22４1６-7201０TP３１2VH/362 ＶHDL电路设计雷伏容清华大学出版社7-302－１4226-2 2006 TN70２/１８5３VHDL 电路设计技术王道宪贺名臣刘伟国防工业出版社7-１18-033５2－9200４TN702／624 VHDＬ实用技术潘松,王国栋７-81065 7－810６５－2９0－7 200０TP312VＨ/15 VＨDL 语言1０0 例详解北京理工大学ASIＣ研究所7－9006２５7-9006２5－０2－X１999ＴＰ31２ＶH/36 VHＤL编程与仿真王毅平等人民邮电出版社7－115-08641-9 200073.9６2１／W38V2．设计要求：１) 课程设计报告规范课程设计报告应包含如下几个部分(1)功能描述说明设计器件的功能,包括真值表（功能表），函数表达式，逻辑电路图(２)详细设计按照VＨDＬ语言开发流程写出整个开发的详细过程,可以根据如下步骤适当导出程序,程序界面截图到课程设计报告对应模块。
10进制加减计数器状态机的VHDL设计一、【设计目的】学习并掌握Quartus II 开发系统的基本操作。
掌握用Quartus II进行文本输入法进行电路设计、编译和仿真方法。
掌握CPLD/FPGA的开发流程。
掌握EDA实验开发系统的使用。
掌握状态机的原理。
掌握简单状态机的VHDL设计方法掌握计数器的设计方法。
掌握带有复位和和时钟使能的10进制计数器的原理。
掌握通用计数器的设计方法。
学习使用VHDL进行时序逻辑电路的设计。
学习利用真值表编写VHDL程序。
学习掌握7段数码显示译码器设计的原理。
掌握VHDL语言方式设计7段数码显示译码器。
学习掌握8位数码管动态扫描显示电路的原理。
掌握VHDL语言设计8位数码管动态扫描显示电路学习VHDL语言设计较复杂的电路方法。
二、【设计任务】设计要求用VHDL语言设计一个状态机，要求具有以下状态和功能中的四种或者四种以上：A.复位功能B.8、10或者16进制加法计数C.8、10或者16进制减法计数D.数码管以任何方式闪动E.8个LED灯以任何方式闪动F.蜂鸣器发声或者播放一段音乐G.并用两位数码管将结果显示出来本次设计选用的功能状态为：A.复位功能B.十进制加法计数C.十进制减法计数D.数码管闪动E.8个led灯闪动F.并用两位数码管将结果显示出来功能实现说明Clk为50MHz的时钟信号输入；rst为复位控制按键（低电平有效）；en(0-2)通过三个按键分别控制3种状态（低电平有效）。
1.当en(0)=`0`时，启动加法计数并将结果动态显示到两位数码管上，同时另外的两位数码管的6段以相反方向按顺序闪烁2.当en(1)=`0`时，启动减法计数并将结果动态显示到两位数码管上，同时另外的两位数码管的6段以相反方向按顺序闪烁，闪烁方向与加法的相反；3.当en(2)=`0`时，启动LED闪烁功能，LED灯按顺序逐个流水闪动；4.当rst=`0`时，复位清零；三、【设计代码】library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;-----------------------------------------------------------------------------ENTITY cnt16 ISPORT (clk : IN std_logic; --50MHz时钟信号输入rst : IN std_logic; ---复位功能输入en : IN std_logic_vector(2 DOWNTO 0); ---状态选择输入led8 : OUT std_logic_vector(7 DOWNTO 0); --各段数据输出com8 : OUT std_logic_vector(7 DOWNTO 0)); ---各位数据输出END cnt16;-----------------------*****对各个信号进行定义****------------------------------------- ARCHITECTURE arch OF cnt16 ISsignal cnt : std_logic_vector(25 downto 0 );signal data : std_logic_vector(3 downto 0);signal led8_xhdl : std_logic_vector(7 downto 0);signal com8_xhdl : std_logic_vector(7 downto 0);signal coud1 : std_logic_vector(3 downto 0);signal coud2 : std_logic_vector(3 downto 0);signal s1 : std_logic;signal s2 : std_logic;signal s3 : std_logic;signal coud : std_logic_vector(3 downto 0);signal first : std_logic_vector(3 downto 0); --0000signal second : std_logic_vector(3 downto 0); --0000 0000 0000 1001 signal jinwei: std_logic;------------------------------------------------------------------------------------------------------------- beginled8<=led8_xhdl;com8<=com8_xhdl;----------------------- *****状态控制部分*************--------------------------------------------- process(en)beginif en="110"then ----状态控制，低电平有效s1<='1';s2<='0';s3<='0';else if en="101"thens2<='1';s1<='0';s3<='0';else if en="011"thens3<='1';s1<='0';s2<='0';end if;end if;end if;end process;-------------------------------------------------------------------------------------------------------------------------------**********时钟分频部分********----------------------------------process(clk,rst)beginif(rst='0')thencnt<="00000000000000000000000000";elsif(clk'event and clk='1')thencnt<=cnt+1; -----来一个时钟信号cnt加1end if;end process;----------------------------------------------------------------------------------------------------------------------*****-加减计数器的个位-*******------------------------------- process(cnt(24),rst,s1,s2)beginif(rst='0')thenfirst<="0000";jinwei<='0';elsif(cnt(24)'event and cnt(24)='1')then ---每隔(1/50)*48=0.96s计数一次if (s1='1')thenif(first="1001")then ---10进制计数first<="0000";jinwei<='1';elsejinwei<='0';first<=first+1; ---加法计数end if;else if(s2='1')thenif(first="0000")thenfirst<="1001";jinwei<='1';elsejinwei<='0';first<=first-1; ---减法计数end if;end if;end if;end if;end process;-------------------------------------------------------------------------------------------------------------------*********-加减计数器的十位*******-------------------------- process(jinwei,rst,s1,s2)beginif(rst='0')thensecond<="0000";elsif(jinwei'event and jinwei='1')then ---每来1个位产生的进位信号则十位加（减）1if (s1='1')thenif(second="1001")thensecond<="0000";elsesecond<=second+1;end if;else if(s2='1')thenif(second="0000")thensecond<="1001";elsesecond<=second-1;end if;end if;end if;end if;end process;------------------------------------------------------------------------------------------------------------------------------------------------*****闪动数码管的计数***--------------------------------------- process(cnt(23),rst,s1,s2)beginif(rst='0')thencoud<="0000";else if(cnt(23)'event and cnt(23)='1')then ----每隔(1/50)*46=0.92s计数一次if(s1='1')thenif(coud="0101")thencoud<="0000";elsecoud<=coud+1;end if;else if(s2='1')thenif(coud="0000")thencoud<="0101";elsecoud<=coud-1;end if;end if;end if;end if;end if;end process;--------------------------------------------------------------------------------------------------------------------------***码变换****---------------------------------------------process(coud,rst)begincase coud iswhen"0000" => coud1<="1010";coud2<="1010";when"0001" => coud1<="1011";coud2<="1111";when"0010" => coud1<="1100";coud2<="1110";when"0011" => coud1<="1101";coud2<="1101";when"0100" => coud1<="1110";coud2<="1100";when"0101" => coud1<="1111";coud2<="1011";when others => coud1<="0000";coud2<="0000";end case;end process;--------------------------------------------------------------------------------------------****************显示部分***************--process(rst,s1,s2,s3,cnt(17 downto 16),cnt(25 downto 23))beginif(rst='0')thencom8_xhdl<="11110000";led8_xhdl <= "00000000";else if s1='1'or s2='1'then ----计数以及数码管闪动部分的扫描case cnt(17 downto 16) iswhen"10" => com8_xhdl<="11111110";data<=first;when"01" => com8_xhdl<="11111101";data<=second;when"00" => com8_xhdl<="01111111";data<=coud1;when"11" => com8_xhdl<="10111111";data<=coud2;end case;case data isWHEN "0000" =>led8_xhdl <= "00111111"; --0WHEN "0001" =>led8_xhdl <= "00000110"; --1WHEN "0010" =>led8_xhdl <= "01011011"; --2WHEN "0011" =>led8_xhdl <= "01001111"; --3WHEN "0100" =>led8_xhdl <= "01100110"; --4WHEN "0101" =>led8_xhdl <= "01101101"; --5WHEN "0110" =>led8_xhdl <= "01111101"; --6WHEN "0111" =>led8_xhdl <= "00000111"; --7WHEN "1000" =>led8_xhdl <= "01111111"; --8WHEN "1001" =>led8_xhdl <= "01101111"; --9WHEN "1010" =>led8_xhdl <= "00000001";WHEN "1011" =>led8_xhdl <= "00000010";WHEN "1100" =>led8_xhdl <= "00000100";WHEN "1101" =>led8_xhdl <= "00001000";WHEN "1110" =>led8_xhdl <= "00010000";WHEN "1111" =>led8_xhdl <= "00100000";WHEN OTHERS =>led8_xhdl <= "00000011";END CASE;else if s3='1'then ----8个LED灯闪动的扫描，闪动周期为0.92s-1s case cnt(25 downto 23) iswhen"000" => com8_xhdl<="11111110";led8_xhdl<="10000000" ;when"001" => com8_xhdl<="11111101";led8_xhdl<="10000000" ;when"010" => com8_xhdl<="11111011";led8_xhdl<="10000000" ;when"011" => com8_xhdl<="11110111";led8_xhdl<="10000000" ;when"100" => com8_xhdl<="11101111";led8_xhdl<="10000000" ;when"101" => com8_xhdl<="11011111";led8_xhdl<="10000000" ;when"110" => com8_xhdl<="10111111";led8_xhdl<="10000000" ;when"111" => com8_xhdl<="01111111";led8_xhdl<="10000000" ;end case;end if;end if;end if;end process;end arch;。
暨南大学本科实验报告专用纸课程名称EDA实验成绩评定实验项目名称计数器电路设计指导教师郭江陵实验项目编号03 实验项目类型验证实验地点B305学院电气信息学院系专业物联网工程组号:A6一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。
EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V;EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为 2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。
请参考前面第二章中关于“电源模块”的说明。
二、实验目的1、了解各种进制计数器设计方法2、了解同步计数器、异步计数器的设计方法3、通过任意编码计数器体会语言编程设计电路的便利三、实验原理时序电路应用中计数器的使用十分普遍，如分频电路、状态机都能看到它的踪迹。
计数器有加法计数器、可逆计数器、减法计数器、同步计数器等。
利用MAXPLUSII已建的库74161、74390分别实现8位二进制同步计数器和8位二——十进制异步计数器。
输出显示模块用VHDL实现。
四、实验内容1、用74161构成8位二进制同步计数器(程序为T3-1);2、用74390构成8位二——十进制异步计数器(程序为T3-2);3、用VHDL语言及原理图输入方式实现如下编码7进制计数器(程序为T3-3):0,2,5,3,4,6,1五、实验要求学习使用Altera内建库所封装的器件与自设计功能相结合的方式设计电路，学习计数器电路的设计。
六、设计框图首先要熟悉传统数字电路中同步、异步计数器的工作与设计。
在MAX+PLUSII中使用内建的74XX库选择逻辑器件构成计数器电路，并且结合使用VHDL语言设计转换模块与接口模块，最后将74XX模块与自设计模块结合起来形成完整的计数器电路。
图10.2是8位十进制数字频率计的电路逻辑图，它由一个测频控制信号发生器TESTCTL、8个有时钟使能的十进制计数器CNT10、一个32位锁存器REG32B组成。
以下分别叙述频率计各逻辑模块的功能与设计方法。
图10.2 8位十进制数字频率计逻辑图1) 测频控制信号发生器设计频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。
这就要求TESTCTL的计数使能信号TSTEN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA 使能端进行同步控制。
当TSTEN高电平时，允许计数；低电平时，停止计数，并保持其所计的数。
在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟的计数值锁存进32位锁存器REG32B中，并由外部的7段译码器译出并稳定显示。
锁存信号之后，必须有一清零信号CLR_CNT对计数器进行清零，为下1秒钟的计数操作作准备。
测频控制信号发生器的工作时序如图6.3所示。
为了产生这个时序图，需首先建立一个由D触发器构成的二分频器，在每次时钟CLK上沿到来时其值翻转。
其中控制信号时钟CLK的频率取1 Hz，而信号TSTEN的脉宽恰好为1 s，可以用作闸门信号。
此时，根据测频的时序要求，可得出信号LOAD和CLR_CNT的逻辑描述。
由图10.3可见，在计数完成后，即计数使能信号TSTEN在1 S的高电平后，利用其反相值的上跳沿产生一个锁存信号LOAD，0.5 s后，CLR_CNT产生一个清零信号上跳沿。
图10.3 测频控制信号发生器工作时序高质量的测频控制信号发生器的设计十分重要，设计中要对其进行仔细的实时仿真(TIMING SIMULA TION)，防止可能产生的毛刺。
其VHDL程序设计如下：-- TESTCTL.VHDLIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALLENTITY TESTCTL ISPORT (CLK：IN STD_LOGIC；--1 Hz测频控制时钟TSTEN：OUT STD_LOGIC；--计数器时钟使能CLR_CNT：OUT STD_LOGIC；--计数器清零LOAD：OUT STD_LOGIC)；--输出锁存信号END ENTITY TESTCTL；ARCHITECTURE ART OF TESTCTL ISSIGNAL DVI2CLK ：STD_LOGIC；BEGINPROCESS ( CLK ) ISBEGINIF CLK’EVENT AND CLK= ‘1’ THEN --1 HZ时钟二分频DIV2CLK<=NOT DIV2CLK；END IF ；END PROCESS；PROCESS ( CLK，DIV2CLK ) ISBEGINIF CL K= ‘0’ AND DIV2CLK = ‘0’ THEN --产生计数器清零信号CLR_CNT<= ‘1’；ELSE CLR_CNT<= ‘0’ ；END IF；END PROCESS；LOAD<=NOT DIV2CLK；TSTEN<=DIV2CLK；END ARCHITECTURE ART；2) 寄存器REG32B设计设置锁存器的好处是，显示的数据稳定，不会由于周期性的清零信号而不断闪烁。
设计报告课程名称电子技术基础I任课教师设计题目8位十进制数动态扫描显示控制电路班级8位十进制数数码动态扫描电路设计简介:所谓动态扫描显示，就是让各位LED按照一定的顺序轮流地发光显示。
只要每秒扫描次数大于24次以上，就观察不到闪烁现象，人眼看起来很稳定。
静态扫描显示与动态显示相比，有显著降低LED功耗，大大减少LED的外部引线等优点。
目前动态扫描显示技术已经被广泛应用于新型数字仪表、智能仪器和智能显示屏中。
本次课程实践中运用QuartusII软件，采用VHDL文本设计和原理图相结合的层次化方式实现数码8位动态扫描显示电路设计。
首先，分别用VHDL语言编写8位数码扫描显示电路程序和分频器程序，作为底层文件；顶层文件用原理图的设计方法，调用底层文件生成的符号，从而实现动态扫描显示。
用VHDL设计一个8位数码扫描显示电路，利用QuartusII9.0进行编辑输入、编译及时序仿真。
其中，由于分频器的分频系数过大时，在仿真波形上很难看出波形的变化，如本设计是从100MHz分频到1KHz，分频系数为一万，所以可以通过改变减小分频系数，如改为10分频，就得到变化的波形，来验证数码动态扫描显示电路设计的正误。
一、工作原理1、8位动态扫描显示的工作原理：输入信号：时钟信号CLK。
输出控制信号：段控制信号SG[6..0];位控制控制信号BT[7..0]。
8位数码管，其中每个数码管的8个段h、g、f、e、d、c、b、a(h是小数点)都分别连接在一起，8个数码管分别由8个选通信号k1～k8来选择。
被选通的数码管显示数据，其余关闭。
如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅为k3对应的数码管显示来自段信号端的数据，而其他7个数码管呈现关闭状态。
根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1～k8分别被选通，与此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。
多功能8位十进制频率计数器的设计多功能8位十进制频率计数器的设计设计题目：多功能8位十进制计数器的设计学生学号： 08060311205学生姓名：孔文尧专业班级：电信 112指导教师：邓茜摘要使用VHDL 语言来设计，画出流程图和仿真图，让设计的电路通过硬件仿真，再在下到相关器件上，指导满足要求，能实现电子自动化的过程。
使用该仪器测试所得到的信号的频率，有正弦波，有方波但是其信号必须按周期性变化，否则一定是机器坏了和操作不得当。
因此这个毕业设计，不但有力于让数字频率计的功能更强，也可以让成本降低和增加其实际作用。
所有的科研院所，学校，实验室，车间等商业机构都使用了大量的数字频率器或其相关产品。
因为它的使用性，价格也相当的低廉所以被人们广泛的使用和研究。
在这被人们所注意到，而且仿真可以提供更好的测量频率也会让实验的结果更加的精确，他能满足了数字频率计自动清零需求，当然也能满足自动化功能测试要求。
现在我们对他的研究途径它不仅仅在于容易阅读，也在于我可以控制精度，这也是很牛逼的。
最重要的是数字频率计，在高科技设备研发和数字卫星领域，数字通信应用等领域中有不俗的贡献。
[关键词]：VHDL 语言仿真频率计数器。
SummaryUse c language to design, draw a flowchart and simulation map, so the design of the circuit by hardware emulation, and then next to the relevant device guidance to meet the requirements, to achieve the electronic automated process. Frequency signal obtained by the instrument test with a sine wave, but their well-wave signal must be periodically changed, the machine must be broken and the operation shall not be treated. So this graduation design, not only to make powerful digital frequency meter more powerful, but also allows cost reduction and increase its practical effect. All research institutes, schools, laboratories, workshops and other business organizations are using a lot of digital frequency or its related products. Because of its use, the price is quite low so been widely used and studied. In this been noticed, and simulation can provide better measurement frequency also make experimental results more accurate, he can meet the needs of the digital frequency meter is automatically cleared, of course, but also to meet the requirements of automated functional testing,Now we study the way for him it's not just that it is easy to read, but also that I can control precision, it is also very fast hardware. The most important is the digital frequency meter, high-tech equipment in the field of research and development and digital satellite, digital communications applications in other fields have good contributions. [Keywords]: c language simulation frequency meter.目录第一章、绪论 01.1 频率计数器的背景 01.2 意义 01.3 毕业设计的大致介绍/url?source=transpromo&rs=rssf&q=///community?sou rce=all (1)第二章数字频率计的基本原理 (2)2.1 测量频率的方法 (2)2.2 频率计的作用 (2)2.4 时间和频率测量 (3)2.4.1 标度和偏置 (4)设定标度和偏置在根据一些定义可以得到公式：显示结果＝测量结果×标度＋偏置设定使用这个公式得到的显示结果能让屏幕上的数据更有实际意义，在实际应用中往往比较方便。
(4)第三章数字频率计的硬件设计 (6)3.1 实验原理 (6)3.2可编程逻辑器件基本原理 (7)3.3数字频率计的原理图 (9)第四章部分模块的设计仿真图 (11)4.1部分模块的仿真图 (11)4.2主要元件及功能模块说明 (16)4.3 测频控制电路 (16)4.4 32位锁存器 (17)4.5 计数器 (18)4.6 系统的软件设计 (18)4.7 FPGA开发品台的介绍 (19)4.8 部分程序代码 (20)4.8 实验结果分析 (25)第五章总结和展望 (27)参考文献 (29)第一章、绪论1.1 频率计数器的背景数字频率计在计算机的创新和通信设备，音响的制作以及其他重要生产视频的产品起着至关重要的作用，也包括测量设备的研究也有不俗的贡献，最重要的是，它对于数字电压分量是不可或缺的。
而且数字频率计数器在电压表，计算机制作，所有的无线通讯天线和过程自动化设备，部分测量设备，大部分家电，也有了突出的贡献。
随着人们用的越多，也越来越了解它，尤其是在电子产品的输出显示，在现在的很多人看来其它的数据电气设备数字频率计有许多的优点像投资少，价格便宜，操作简单，易于开发这方面，最重要的是到哪里有能买到，所以他有了广泛的实际和技术的应用。
以上说的都是工作中的，在现实生活中，数字频率计在彩电，冰箱，DVD上的作用很突出，让我和我们的家人一直都在使用，在学校里数字电压表数字万用表上也有数字频率计的使用。
它可以非常精确的测量我们需要的数值，而且操作简单，易于理解。
现在我们对他的研究途径它不仅仅在于容易使用，也在于我可以控制精度，这也是很牛逼的。
最重要的是数字频率计，在高科技设备研发和数字卫星领域，数字通信应用等领域中有不俗的贡献。
如上所说，我们可以下一个定论，所有的数字频率计数器都是含有电子产品的。
我们的新技术在CD，VCD，DVD和数字音频广播设备的研发创新有巨大的作用，而且已经有大量的产品进入商业市场。
1.2 意义虽然这个行业在中国的发展与全球所有的国家相比，我们是落后的。
但是它在我们国家正在飞速的发展，他也代表这我其他相关产品在全球的发展情况。
因此，我们需要了解到，制定相关方案帮助电子信息产业的发展和取得先进技术，这是不可缺少的。
它对我们来说是非常重要，也是稀少，功能很多的。
我们的频率计数器，虽然比发达国家还差一点但是也没有差多少，而且我国也非常重视这一块的发展。
现在他的发展速度很快能追上其他先进国家，再加上现在的技术实际上已经发展了多年，到了一定的瓶颈。
随着时间的流逝频率计数器已经开始向着更智能，更精细的方向发展。
虽然中国外交比以前相比有了巨大的改变，但是也有一些问题摆在我们面前，那就是中国仍然是一个缺乏发展和投资基金的国家。
所以我们只是制造大国，而不是研发大国。
正因为这个原因，我国的许多企业都是没有核心竞争力的，这是我们国家基本所有企业都存在的情况，但是随着技术的发展，我们国家应该大力支持我们国家的自主研发产品，让我们的产品走出中国，走向世界。
而这不仅仅是投资，更重要的是对人才的保护，出台相应的法律作出具体的行动，并起到保护行业的发展的作用。
1.3 毕业设计的大致介绍/url?source=transpromo&rs=rssf&q=//translate.google. com/community?source=all毕业设计主要内容是：（1）频率计设计的基本原理。
（2）部分程序相关VHDL 语言的介绍。
（3）各功能模块的分析，功能模块的模拟测试，模拟数字频率计的功能应用。
对论文做如下安排：第一章介绍了它的来历和地位，第二章数字频率计的原理大致介绍，该程序要求一定的VHDL 语言基础来编写程序，因此我们需要去了解并熟练运用。
第三章是该毕业设计原理，要求的基本说明。
第四章主要是部分元器件的仿真图，代码和部分元器件的说明，再把理论与结果一起分析。
最后一章是总结和致谢。
第二章数字频率计的基本原理在当今社会里的各种视频播放器，电话等设备，以及一些科学实验很重要的工具都是需要这个东西。
当我们正确的编程之后，我们还要对测得的信号做一些有用的相关测量，基本它芯片都有这个功能也都能做到。
2.1 测量频率的方法（1）直接测量的方法（2）间接的测量在实际的测量过程中，传统的频率测量会因为信号频率的下降，原理测量精度的不同，会导致结果不同。
而用数字频率计数器不仅会有高精度，而且比较稳定，不会产生相应的波动。
所以在这个基础上我们还要控制在计数器信号不溢出，最后在用公式计算闸门时间 42.94 S，但是因为单片机的数据处理能力不佳，所以理论上的时间会比实际时间上0.1左右。
为了更好的测量数据，要控制好自动转换的范围，这样能扩大了频率测量的范围，能更好的增加实现测量的准确性，从而使低频测量误差大大减小。
对我们来说间接测量频率的主要方法就是绘制设计控制框图，加上设定门控制信号，就能基本实现这个功能达到目标。
最近又留行了一直叫做多周期同步的方法，和以前的测量方法比有很大的的优越性，其中最重要的一项就是测频测量精度的准确性，用的人也很多。
2.2 频率计的作用先用控制器计数。
