实验五 计数器的设计

74138的实验报告数字系统设计综合实验报告数字系统设计综合实验报告实验名称:1、加法器设计2、编码器设计3、译码器设计4、数据选择器设计5、计数器设计6、累加器设计7、交通灯控制器设计班级:姓名:学号:指导老师:实验1 加法器设计1) 实验目的(1) 复习加法器的分类及工作原理。

(2) 掌握用图形法设计半加器的方法。

(3) 掌握用元件例化法设计全加器的方法。

(4) 掌握用元件例化法设计多位加法器的方法。

(5) 掌握用Verilog HDL语言设计多位加法器的方法。

(6) 学习运用波形仿真验证程序的正确性。

(7) 学习定时分析工具的使用方法。

2) 实验原理加法器是能够实现二进制加法运算的电路，是构成计算机中算术运算电路的基本单元。

目前，在数字计算机中，无论加、减、乘、除法运算，都是化为若干步加法运算来完成的。

加法器可分为1位加法器和多位加法器两大类。

1位加法器有可分为半加器和全加器两种，多位加法器可分为串行进位加法器和超前进位加法器两种。

(1)半加器如果不考虑来自低位的进位而将两个1位二进制数相加，称半加。

实现半加运算的电路则称为半加器。

若设A和B是两个1位的加数，S是两者相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到。

(2)全加器在将两个1位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加，这种运算称全加。

实现全加运算的电路则称为全加器。

若设A、B、CI分别是两个1位的加数、来自低位的进位，S是相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到:3)(1)(2)(3) 实验内容及步骤用图形法设计半加器，仿真设计结果。

用原件例化的方法设计全加器，仿真设计结果用原件例化的方法设计一个4为二进制加法器，仿真设计结果，进行定时分析。

(4) 用Verilog HDL语言设计一个4为二进制加法器，仿真设计结果，进行定时分析。

实验五计数器的设计——实验报告邱兆丰 15331260一、实验目的和要求1．熟悉JK触发器的逻辑功能。

2．掌握用JK触发器设计同步计数器。

二、实验仪器及器件1、实验箱、万用表、示波器、2、74LS73，74LS00，74LS08，74LS20三、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。

递减计数器-----按二进制代码规律减少。

双向计数器-----可增可减，由控制端来决定。

2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。

①触发器的两个输出负载不能过分悬殊，否则会出现误翻。

② J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。

3．时序电路的设计步骤内容见实验预习。

四、实验内容1．用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出波形。

2．用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出波形。

3．设计一个仿74LS1944．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：5.考虑增加一个控制变量D，当D=0时，计数器按自定义内容运行，当D=1时，反方向运行五、实验设计及数据与处理实验一16进制异步计数器设计原理：除最低级外，每一级触发器用上一级触发器的输出作时钟输入，JK都接HIGH，使得低一级的触发器从1变0时高一级触发器恰好接收下降沿信号实现输出翻转。

实验二16进制同步计数器设计原理：除最低级外，每一级的JK输入都为所有低级的输出的“与”运算结果实验三仿74LS194设计原理：前两个开关作选择端输入，下面四个开关模仿预置数输入，再下面两个开关模仿左移、右移的输入，最后一个开关模仿清零输入。

五进制计数器实验中注意事项
1.需小心处理进位：五进制计数器在进位时需要特别注意，因为
其进位是在每5个数位之间进行的，因此进位操作需要特别小心，以
确保计数器不会出错或跳过某个数字。

2.需仔细标注输入和输出：在搭建五进制计数器时，需要仔细标
注输入和输出管脚的位置，以确保插入电路板时正确连接，避免错误。

3.需使用适当的电路元器件：五进制计数器需要大量使用器件，
如555定时器、CD4017计数器和74LS138译码器等。

一定要选择正确
的电路元器件，并按照其设计标准使用，以确保能够正确工作。

4.需注意电路板的布局：五进制计数器的电路板需要精心设计，
确保电路元件的布局合理，电路的连接清晰，以及电源和地线的正确
连接等。

5.需根据实际需求进行调整：五进制计数器的设计需根据实际需
求进行调整，如选择计数范围、计数方式以及计数间隔等，以确保计
数器符合实际应用。

实验五、加法计数器的设计一、实验目的1、掌握计数器的设计与使用；2、掌握时序电路的设计、仿真和硬件测试；3、进一步熟悉VHDL设计技术；二、实验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干三、实验要求1、带有使能端,有异步清零,同步置数的模为10进制加法计数器2、在功能允许的情况下，可自由发挥；四、参考程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 ISPORT (CLK,CLRN,ENA,LDN : IN STD_LOGIC;D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC );END CNT 10;ARCHITECTURE behav OF CNT10 ISSIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0):=“0000”;BEGINPROCESS(CLK, CLRN, ENA,LDN)BEGINIF CLRN = ‘0' THEN CQI<= (OTHERS =>'0') ;ELSIF CLK'EVENT AND CLK='1' THENIF LDN=‘0’ THEN CQ I<=D; ELSEIF ENA = '1' THENIF CQI < 9 THEN CQI <= CQI + 1;ELSE CQI <= (OTHERS =>'0');END IF;END IF;END IF;END IF;Q <= CQI; --将计数值向端口输出END PROCESS;COUT<=CQI(0) AND CQI(3);PROCESS( A ) –-译码电路BEGINCASE A ISWHEN 0 => SG <= "0111111"; WHEN 1 => SG <= "0000110";WHEN 2 => SG <= "1011011"; WHEN 3 => SG <= "1001111";WHEN 4 => SG <= "1100110"; WHEN 5 => SG <= "1101101";WHEN 6 => SG <= "1111101"; WHEN 7 => SG <= "0000111";WHEN 8 => SG <= "1111111"; WHEN 9 => SG <= "1101111";WHEN 10 => SG <= "1110111"; WHEN 11 => SG <= "1111100";WHEN 12 => SG <= "0111001"; WHEN 13 => SG <= "1011110";WHEN 14 => SG <= "1111001"; WHEN 15 => SG <= "1110001";WHEN OTHERS => NULL ;END CASE ;END PROCESS P3;END behav;七、实验报告1、写出实验源程序，画出仿真波形；2、总结实验步骤和实验结果；3、心得体会；4、完成实验思考题。

实验五含异步清零和同步使能4位加法计数器的VHDL设计一、实验目的1掌握计数器的VHDL设计方法；2掌握异步复位和同步复位和使能的概念；3掌握寄存器性能的分析方法（即分析芯片所能达到的最高时钟频率）。

二、实验内容1异步复位4位加法计数器的设计；2同步复位4位加法计数器的设计。

3异步清0和同步时钟使能的4位加法计数器三、实验原理复位：给计数器一个初值叫复位，如果所给初值为0，则称复位为清零。

异步复位：复位跟时钟无关，只要复位信号的复位电平出现，计数器立即复位，如图5－1所示；同步复位：复位跟时钟有关，当复位信号的复位电平出现时，计数器并不立即复位，而是要等到时钟沿到来时才复位，如图5－2所示。

异步复位4位加法计数器的VHDL设计代码见教材P122-P123，仿真波形如图5－3所示。

同步复位4位加法计数器的VHDL部分代码如下，仿真波形如图5－4所示。

.图5－1异步复位图5－2同步复位图5－3异步复位计数器仿真波形图5－4同步复位计数器仿真波形四、实验步骤（一）异步复位4位加法计数器的设计1建立一个设计工程，工程名为CNT4B；2打开文本编辑器，建立一个VHDL设计文件，其VHDL代码见教材P164中的例6－20，文件名存为CNT4B.VHD。

注意文件的扩展名要选为.vhd，而且要求工程名、文件名和设计实体名必须相同。

3选器件：ACEX1K，EP1K30TC144-3（旧）或Cyclone，EP3C40Q240C8目标芯片。

4编译；5建立波形文件，然后保存，其文件名必须与工程名一致；【波形设置：①设置仿真时间为10us:②设置输入信号的波形：时钟周期设置为200ns，其他输入信号的波形设置参看图6－3。

】6仿真，观察输出波形是否正确；7时序分析：分析芯片所能达到的最高时钟频率。

【打开时序分析器，然后执行菜单命令：analysis/register performance/start，可以看到最高时钟频率为100.00MHZ】（二）同步复位4位加法计数器的设计8建立一个设计工程，工程名为CNT4B_SYS；9打开文本编辑器，建立一个VHDL设计文件，其VHDL代码参看异步计数器代码和实验原理中的参考代码，文件名存为CNT4B_SYS.VHD。

实验五 可编程定时器计数器 8254/8253 实验图 1 可编程定时器/计数器 8253/8254 原理图1 实验目的 了解计数器的硬件连接方法及时序关系，掌握 8254/8253 的各种模式的编程及其原理，用示波器观察 各信号之间的时序关系。

2 实验设备(1) PC 机一台；(2) QTH-8086B 16 位微机教学实验仪一套。

3 实验说明8253/8254 是一种可编程的定时器/计数器芯片，它具有 3 个独立的 16 位计数器通道，每个计数器都 可以按照二进制或二-十进制计数，每个计数器都有 6 种工作方式，计数频率可高达 24MHz ，芯片所 有的输入输出都与 TTL 兼容。

计数器都有 6 种工作方式：方式 0—计数过程结束时中断；方式 1—可编程的单拍脉冲；方式2— 频率发生器；方式 3—方波发生器；方式 4—软件触发；方式 5—硬件触发。

6 种工作方式主要有 5 点 不同：一是启动计数器的触发方式和时刻不同；二是计数过程中门控信号 GATE 对计数操作的影响不 同；三是 OUT 输出的波形不同；四是在计数过程中重新写入计数初值对计数过程的影响不同；五是计 数过程结束，减法计数器是否恢复计数初值并自动重复计数过程的不同。

4 实验内容将 32Hz 的晶振频率作为 8254 的时钟输入，利用定时器 8254 产生 1Hz 的方波，发光二极管不 停闪烁，用示波器可看到输出的方波。

5 实验原理图6 实验步骤（1）实验连线：信号源模块短路32.0Hz，CLK 连到8254 模块的CLK0。

8254 模块选通线CS 连到MCU 主模块的地址A14。

8254 模块GATE0 接电源+5*；OUT0 接发光二极管L1。

该模块的WR、RD 分别连到MCU 主模块的WR、RD。

该模块该模块的数据（AD0～AD7）、地址线（A0～A7）分别连到MCU 主模块的数据（AD0～AD7）、地址线（A0～A7）。

实验五计数器设计一、实验目的:1）复习计数器的结构组成及工作原理。

2）掌握图形法设计计数器的方法。

3）掌握Verilog HDL语言设计计数器的方法。

4）进一步熟悉设计流程、熟悉数字系统实验开发箱的使用。

二、实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）用图形法设计一个十进制计数器, 仿真设计结果。

下载, 进行在线测试。

用Verilog HDL语言设计一个十进制的计数器（要求加法计数；时钟上升沿触发；异步清零, 低电平有效；同步置数, 高电平有效）, 仿真设计结果。

下载, 进行在线测试。

四、实验截图1）原理图:2）仿真波形:3）文本程序:5）波形仿真:五、实验结果分析、体会:这次实验, , 由于试验箱有抖动, 故在原理图上加了去抖电路, 但是在波形仿真的时候无需考虑抖动, 所以我在波形仿真的时候将去抖电路消除了, 方便观察实验六累加器设计一、实验目的:1）学习了解累加器工作原理;2)了解多层次结构的设计思路;3）学会综合应用原理图和文本相结合的设计方法。

实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）在文本输入方式下设计分别设计出8位的全加器和8位的寄存器, 并分别存为add8_8.v和reg8.v;3） 2）在原理图输入方式下通过调用两个模块设计出累加器电路, 并存为add8.bdf, 进行功能仿真;下载, 进行在线测试。

四、实验截图1）8位累加器原理图:2）波形仿真:3）文本输入8位加法器语言及符号:生成元器件:4）文本输入8位寄存器:生成图元:五、实验总结:通过本次实验, 学习了解累加器工作原理, 了解多层次结构的设计思路, 学会综合应用原理图和文本相结合的设计方法。

实验五计数器的设计姓名：班级：学号：实验时间：一、实验目的1、熟悉J-K 触发器的逻辑功能2、掌握J-K 触发器构成异步计数器和同步计数器二、实验仪器及器件1、实验箱、万用表、示波器2、74LS73，74LS00，74LS08，74LS20三、实验原理本实验采用集成J-K 触发器74LS73 构成时序电路，其符号、功能、特性方程和状态转换图见下图：符号： JK 触发器功能表：表达式：Q n+1=JQ n+KQ n状态转换图：主从结构的J-K 触发器在结构上和制造工艺的要求尚还有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。

在门电路中往往认为输入端悬空相当于接了高电平，在短时间的试验期间不会出错。

但在J-K 触发器中，凡是要求接“1”的，一定要接入高电平，否则会出现错误的翻转。

触发器的两个输出的负载过分悬殊，也会出现误翻。

J-K 触发器的清零输入端在工作时一定要接高电平或连接到试验箱的清零端子。

下面简要的介绍时序逻辑电路的设计步骤，如下图所示四、实验内容1.用J-K 触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出的波形。

逻辑图：实际波形图：2.用J-K 触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形。

逻辑图：实际波形图：3. 用J-K 触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能（详见实验四表二）的二进制四位计数器模仿74LS194功能。

（注:在实验箱上可只实现左移或右移功能，在proteus 软件上可实现对五个功能的综合实现）ABCD ，输出为Q A Q B Q C Q D ,因此可以写出 SL S S A S S Q S S Q S S Q B A A 01010101+++=A CB B Q S S B S S Q S S Q S S Q 01010101+++=B DC C Q S S C S S Q S S Q S S Q 01010101+++=C D D Q S S D S S SR S S Q S S Q 01010101+++= 由J-K 触发器的特性方程 n n 1n Q K Q J Q +=+所以可求得A Q K J ==33B Q K J ==22C Q K J ==11D Q K J ==00由上述方程画出逻辑图，如下模拟仿真，（将A=0，B=C=D=1）（ABCD 分别对应A0A1A2A3） 1）S1=S0=1时，实现并行送数；2）S1=1，S0=0时，实现左移，为了让效果更加显著，我把其左移实现为循环左移，将SR 置为Q A ； 逻辑图：模拟波形图：（从0111->1110->1101->1011->0111）3）S1=0，S0=1时，实现右移，为了让效果更加显著，我把其右移实现为循；环右移，将SL置为QD逻辑图：模拟波形图：（从0111->1011->1101->1110->0111）4）S1=S0=0时，实现保持功能，为了让其更加容易看出，我将从右移过程中实现保持功能；模拟波形图：（1011->1101->1110->0111->1011->1011->1011…）4. 用J-K 触发器和门电路设计一个特殊的12 进制计数器，其十进制的状态转换图为：（1）根据实验要求可以的该特殊十二进制计数器状态转换图。

5进制计数器课程设计一、课程目标知识目标：1. 学生能理解5进制计数的基本原理，掌握5进制数与10进制数的相互转换方法。

2. 学生能够运用5进制计数进行简单的数学运算，如加、减运算。

3. 学生了解5进制计数在计算机科学和生活中的应用。

技能目标：1. 学生能够独立设计并搭建一个简单的5进制计数器模型，锻炼动手操作能力。

2. 学生通过小组合作，解决5进制计数相关问题，提升团队协作能力和问题解决能力。

情感态度价值观目标：1. 学生对数学产生兴趣，认识到数学知识与实际生活的紧密联系。

2. 学生在学习过程中，培养耐心、细心的学习态度，提高自信心和自主学习能力。

3. 学生了解我国在数学领域的贡献，增强民族自豪感。

课程性质：本课程为数学学科的一节实践探究课，结合学生年级特点和认知水平，注重理论与实践相结合，培养学生的动手操作能力和实际问题解决能力。

学生特点：五年级学生具有一定的数学基础和逻辑思维能力，对新鲜事物充满好奇心，喜欢动手操作和团队合作。

教学要求：教师需注重启发式教学，引导学生主动探究5进制计数原理，关注学生的个体差异，鼓励学生积极参与课堂讨论和实践活动。

同时，教师应关注学生的情感态度，激发学生的学习兴趣和自信心。

通过本节课的学习，使学生达到课程目标，为后续相关知识的学习打下基础。

二、教学内容本节课依据课程目标，选取以下教学内容：1. 5进制计数原理：介绍5进制计数的基本概念、计数规则及其与10进制数的区别与联系。

2. 5进制与10进制的转换：讲解5进制数与10进制数之间的转换方法，并通过实例进行演示。

3. 5进制计数器设计与搭建：引导学生利用生活中的材料，设计并搭建一个简单的5进制计数器模型。

4. 5进制数学运算：教授5进制数的加、减运算方法，让学生通过实际操作进行练习。

5. 5进制计数在生活中的应用：介绍5进制计数在计算机科学、电子技术等领域的应用，激发学生学习兴趣。

教学内容安排如下：第一课时：5进制计数原理、5进制与10进制的转换。