EP1C3T144C8芯片引脚对照表

IC各脚功能.txt婚姻是键盘，太多秩序和规则；爱情是鼠标，一点就通。

男人自比主机，内存最重要；女人好似显示器，一切都看得出来。

【1】运放4558D（8脚）1:AMP OUT1 放大信号输出(1)2:IN1- 反相信号输入(1)3:IN1+ 同相信号输入(1)4:GND 接地5:IN2+ 同相信号输入(2)6:IN2- 反相信号输入(2)7:AMP OUT2 放大信号输出(2)8:Vcc 电源【2】功放TDA2822（8脚）1脚3脚左右输出5脚8脚左右反馈2脚4脚正负电源6脚7脚左右输入【3】音频处理SC7313与TM2313,用于车载影音系统（28脚）3路输入4声道输出【4】汽车专用4声道*40W集成运放驱动的OCL功放TDA7388与TDA7386（25脚）注：可用 7381 7382，TB2929HQ……7388和7850等多款IC，（此系列IC仅在于最后一个数字不同，功率不一样，而线路通用）11,12,14,15脚是输入端3，5脚后左7.9脚前左17.19脚前右21.23脚后右22脚：静音（此脚断会通电杂）【5】GPS模块各脚分布（32脚）注：天线处电压：3到3.3V1脚：右声道R2脚：左声道L3脚：地4脚：VB（蓝）5脚：VG（绿）6脚：VR（红）7脚：HS（开路白屏）8至11脚：空12：地13：DET（音频检测）14：空15：RST（复位）16：TXD（触摸）17至20：空21：D122：D223：CLK24：3V325：DEL26：CMD27：D328：D2【21到28是卡座】29至30：地31：ACC记忆32：电源B正（12V）【6】TM2313音频处理【7】BD3702音频处理【8】收音模块4730（24脚）1脚：dout（空，英文nc表示空）2脚： dfs（空）3脚：GPO3/DCLK（晶振脚）4脚：GPO2/INT（地）5脚：GPO1（电源串联1k接过来的电压）6脚至7脚：空8脚： FM天线9脚：RF天线（GND）10脚至11脚：空12脚 :AM天线13脚至14脚：GND15脚：RST（复位脚）16脚：SEN（通常接地）17脚：SCLK18脚：SDIO（DATA）19脚：RCLK（晶振脚）20脚至21脚：电源脚（VCC3.3V）22脚：GND23脚：音频（R）《通常用AR表示，全英文AUDIO即是AR》24脚：音频（L）《通常用AL表示，全英文AUDIO即是AL》【9】视频fms6502【10】SD卡（共9脚）（全名：SecureDigitalCard简称大卡）—安全数码卡1脚：CD DAT3 I/O/PP 卡监测数据位32脚：CMD PP 命令/回复3脚：Vss S 地4脚：Vcc S 供电电压【额定2.7至3.6V，一般机做定在3.3V】5脚：CLK I 时钟6脚：Css2 S 地7脚：DAT0 I/O/PP 数据位08脚：DAT1 I/O/PP 数据位19脚：DAT2 I/O/PP 数据位2注：TF卡（共8脚）（全名：TransFLash简称小卡，引脚定义同SD卡:只少一根地线,其它相同备注：TF卡可经SD卡套转换器后，当SD卡使用。

长虹⾼压包各引脚功能参数．H OUT：该引出脚⼀般接⾏偏转线圈的⼀端，同逆程电容、⾏输出管集电极相连。

2．+B：该引出脚⼀般接主dianyuan电源电压，来⾃开关dianyuan电源。

3．VID：该引出脚接视放dianyuan电源。

4．GND：该引出脚接公共端。

5．VSPI：该引出脚为低压包输出端。

⼀般接+12 V(或+16 V)⾏逆程dianyuan电源，多为集成电路供电。

6．VSP2：该引出脚为低压包输出端。

⼀般接⼀27 V⾏逆程dianyuan电源，多为“枕校”电路供电。

7．VSP3．该引出脚为低压包输出端。

⼀般接+27 V或(+45 V)⾏逆程dianyuan电源，多为帧输出供电。

8．NC：表⽰该引出脚未⽤。

9．ABL：该引出脚为束电流的主要流通路径，接⾃动亮度控制电路。

10．HEATER：该引出脚为低压包输出脚，⼀般为CRT显像管灯丝供电。

11．H．SYNO：该引出脚提供⾏逆程脉冲，多为⾏AFC电路、字符定位电路、彩⾊解调电路提供脉冲。

12．以下⼏种包代换性强：BSC66A、BSC65A、BSC69A、BSC69H、BSC68H、BSC7lA常备这⼏种，就能够代换多数长虹电视机⾼压包。

21英⼨以下推荐使⽤BSC66A和BSC65A长虹彩电⾏输出变压器的代换速查型号/脚位 1 2 3 4 5 6 7 8 9 10 备注(适⽤机型、机芯或⾏⼯作频率)BSC59A（单） C +B145V VID GND 12V -229V 20V ABL HEATER 46V 15.625KHZBSC59B（单） C +B145V VID GND 45V -260V 16V ABL HEATER 12V 15.625KHZ，代BSC68Z、62A BSC59T2B（单）VID C 131VPP +130V NC NC ABL GND 26V VHT 15.625KHZ,代BSC60SBSC60A（单） C VID +115V 28V 12V ABL 灯丝Nc Nc Nc 15.625khzBSC60AB（单） C +B115 VID GND 12V NC 12V ABL HEATER 137VPP 15.625khzBSC60C（单） C NC NC +B115 GND 14V NC ABL HEATER 127VPP 15.625khz,代BSC60C1BSC60CB（单）+B115 C VID GND -12 -119V 12V ABL HEATER 132VPP 15.625khzBSC60DB（单） C 120V VID GND 12V NC 47V ABL HEATER 142VPP 15.625khz,代BSC60DBSC60F（单） C +B115V VID GND -27V NC 15VABL HEATER 120VPP H2165K（B）、H21K58（B）、H21K60（B）、PF21B50、PF21B8、代BSC60F1 BSC60F1（单） C +B115V VID GND -27V NC 14V ABL HEATER 147VPP PF21B50（NC-9）可以60G BSC60G2（单）VID C 118VPP +B135V NC NC ABL GND HEATER 26V 15.625khz,代BSC60G2BBSC60G2B（单）VID C 118VPP +B135V NC 118V ABL GND HEATER 26V 15.625khzBSC60H（单） C +B115V VID GND 12V -118 42V ABL HEATER 142VPPBSC60H（B）（单）VIDC118VPP+B120NCNCBSC60H1（B）（单）VID C 130VPP +B120 NC NC ABL GND 25V BSC60HBBSC60H2（单） C +B115V VID GND 12V -109V 43V ABL HEATER 142VPPBSC60H3（单） C +B115V VID GND 9V 16V 45V ABL HEATER 133VPPBSC60H4（单） C +B115V VID GND 12V 16V 44V ABL HEATER 140VPPBSC60I（单） C +B115V VID GND NC NC 16V ABL HEATER 138VPPBSC60I(B)（单）VID2 C NC +B120V NC NC ABL GND 27.5V HEATER BSC60I1(B)与BSC60I(B)可互换BSC60I1(B)（单）VID C NC +B120 8V NC ABL GND 27V HEATER BSC60I1(B)与BSC60I(B)可互换BSC60J（单）VID C 132VPP +B130V NC NC ABL GND NC HEATER 可与BSC60J1、60H互换BSC60J2B VID C 118VPP +B115V NC NC ABL GND 22V HEATERBSC60K C +B115V VID GND -116V 12V 45V ABL HEATER 142VPP 66JBSC60K1B C +B115V VID GND 11V -121V 44V ABL HEATER 121VPPBSC60KB C +B115V VID GND 11V -121V 44V ABL HEATER 142VPP 可与BSC60K1B互换BSC60L C VID +B115V GND 30V 11V ABL HEATER NC NCBSC60N C +B130V VID GND NC NC 16V ABL HEATER 140VPPBSC60P C+B115VVIDGNDNC NC 15V ABL HEATER 134VPPBSC60P2 C +B115V VID GND NC 15V 25V ABL HEATER 140VPPBSC60P3 C +B115V VID GND NC NC 14V ABL HEATER 143VPPBSC60S VID C 136VPP +B130V NC NC ABL GND NC HEATER 可与BSC60T2互换BSC60T VID C 135VPP +B130V NC NC ABL GND NC HEATER 可与BSC60T2、BSC60T/U2互换BSC60U VID C 79VPP +B119V NC 25V ABL GND NC HEATERBSC60V1 VID C 138VPP +B130V NC 27V ABL GND NC HEATERBSC60W C +B115V VID GND 10V 14.5V 38.7V GND HEATER 123VPP SF1487DVBSC62A C +B135V VID GND 45V -225V 16V ABL HEATER 12V 59ABSC62B C +B115V VID GND 48V NC 19V ABL HEATER NCBSC62B2 C +B120V 14V GND GND -12V 11V ABL HEATER VIDBSC62CB +B116V C VID GND -12。

创维各机芯所用集成电路对照表A系列机心机心CPU集成电路IC4A01 CTV222S PRC1 TDA8222 TA86594A01 M34300 N4TDA8222 TA86595A01 CTV222S PRC TDA2549TDA2461 TA86594A PCA84C 440P5K01 MN15287K TA8611TDA3857 准分离伴音处理TA87595P01 CTV322STDA8361S系列机心3S28 ST6388BESTV22463S30 HD0401HOUDAJ7907A STV22474S01 ST63156STV8223 STV21165S01 ST6388STV8223 STV21164S ST63T87TDA8224 TDA8219 TDA8214A5S28 ST63T88B1STV22465S30 HD0401HOUDAJ7907A STV2247D系列机心6D91 LA76931N 超级芯片6D92 LA76930N 超级芯片6P16 M37281LA7655创维T系列机芯所用集成电路查询机芯集成电路型号3T01/4T01机芯解码：TB1238；CPU：TMP87CK38N-36583T20机芯解码：TB1238；CPU：TMP87CK38N-1N863T21机芯解码：TB1238；CPU：87CM38N3T30机芯21TB9000；CPU与解码为：TMP8803\TMP88233T30机芯21TM9000；CPU与解码为：TMP88033T30机芯一路A V；CPU与解码为：TMP88013T30/3T36机芯二路A V；CPU与解码为：TMP88033T30/3T36机芯一路A V；CPU与解码为：TMP88233T30/3T36机芯二路A V；CPU与解码为：TMP88233T36机芯CPU与解码为：TMP8803\TMP88234T20机芯解码：TB1238；CPU：TMP87CK38N-1N864T30机芯CPU与解码为：TMP8809；3路A V4T30/5T36机芯CPU与解码为：TMP8809；2路A V4T30机芯CPU与解码为：TMP8807/TMP88274T30/5T36机芯CPU与解码为：TMP8829新软件；3路AV4T36机芯CPU与解码为：TMP8803；2路A V4T36机芯CPU与解码为：TMP8823；2路A V5T03机芯CTV-2981;解码：TB1238；CPU：TMP87CK38N-36585T20机芯25Nl9000;解码：TB1240；CPU：TMP87CK38N-1R025T21机芯解码:TB1240;CPU:TMP87CS38N-3ED9(早期);CPU:TMP87CS38N-3G82(后期)5T25机芯解码：TB1240；CPU：TMP87CK38N-3G825T28机芯29SP9000；解码：TB1240；CPU：TMP87CK38N-4FP15T30机芯25NI9000；CPU与解码为：TMP8809\TMP88295T35机芯CPU与解码为：TMP8823；二路AV5T36机芯CPU与解码为：TMP8809\TMP8829创维D系列机芯所用集成电路查询机芯集成电路型号5D01机芯100Hz机型：2981-100；CPU：C87C766BRD；解码：TDA9143；5D20机芯CPU：ST92196A/B；解码：DPTV-66305D25机芯CPU：ST92196A/B；解码：DPTV-66305D25机芯34英寸；CPU：ST92196A/B；解码：DPTV-66305D26机芯29TIDP；CPU：ST92196A/B；解码：DPTV5D26机芯34TPDP；CPU：ST92196A/B；解码：DPTV5D28机芯34TIDP；CPU：ST92196A/B；解码：DPTV5D30机芯CPU：M37280/M37281；5D60机芯机型：29TBDA；CPU：MSP8849；解码：DPTV5D66机芯机型：29TBDP；CPU：MSP8849；解码：DPTV5D70机芯CPU：M37274；解码：VPC3230；变频：NV3205D76机芯CPU：M37274；解码：DPTV5D78机芯34TPDP；CPU：M37274；解码：DPTV5D90机芯解码：VPC32156D72机芯机型：29T68HD；CPU：M37274/M37281；解码：VPC3230；变频：PW12356D76机芯机型：34T66HD；CPU：M37274/M37281；解码：DPTV6D78机芯CPU：M372816D92机芯解码：LA76930；2004-05-26版本，行频：33.75K6D92机芯29英寸北京松下管；解码：LA76930；2004-05-26版本，行频：35K6D92机芯25英寸；解码：LA76930；2004-08-02版本；6路A V,行频：35K6D92机芯25英寸；解码：LA76930；2004-08-02版本；4路A V，行频：35K6D95机芯29英寸；解码：DVP004；CPU：S88496D95机芯34英寸；解码：DVP004；CPU：S88496D96机芯29英寸；解码：SVPV12；CPU：S8849创维I系列机芯所用集成电路查询机芯集成电路型号5I01机芯双频机；CPU：CCZ3005；解码：VPC32155I30机芯解码与CPU为：VCT3803创维M系列机芯所用集成电路查询机芯集成电路型号5M10机芯双频机；CPU：M37274；解码：VPC3210A6M20机芯29寸高清彩电系列；CPU：DS88C（P）4504；解码：DPTV-3D6M20机芯34寸高清彩电系列；CPU：DS88C（P）4504；解码：DPTV-3D6M23机芯34寸高清彩电系列：配松下管6M23机芯34寸高清彩电系列：配东芝管6M23机芯34寸高清彩电系列：配三星管创维P系列彩电机芯所用集成电路型号查询机芯集成电路型号3P10/4P10机芯解码：OM8838；CPU：MTV8803P20/4P20机芯解码：OM8838；CPU：KS88C83163P21机芯解码：OM8838PS；CPU：4749-Z00010-42\4749-Z00011-423P30机芯CPU与解码为：TDA9370PS-N23P30机芯CPU与解码为：TDA9370PS|N2|AI08433P30机芯CPU与解码为：TDA9370PS|N23P30机芯CPU与解码为：OM8370PS4P30机芯CPU与解码为：TDA9370PS-N2；四路A V输入4P30机芯CPU与解码为：TDA9370PS；二路A V输入4P30机芯CPU与解码为：TDA9370PS；一路A V输入4P36机芯29寸华飞管；CPU与解码为：TDA9370；一路A V输入5P03机芯CPU：47-Z00001-42到47-Z00007-42都为此机芯CPU，其中Z0003与Z0006为带丽音功能，可互换，另外其它的可互换。

EP1C3T144FPGAdevelopboardmanual（开发板原理图）FPGA develop board manual ALTERA Cyclone EP1C3T144ALTERA Cyclone 系列的fpga是altera 公司针对底端用户推出的一个系列的fpga。

具有成本低，使用的方便的优点，规模从3000到20000LE。

这一块实验板用的EP1C3T144的芯片，有3000LE逻辑资源，另外还有13条M4K RAM （共6.5Kbyte），另外还有还有一个数字锁相环。

这些资源能够足够应付电子设计竞赛和日常教学的需要，也可以作为初学者入门学习fpga的工具。

1. 开发板介绍1.1. 总体介绍开发板的电路图，如附录所示，电路图一共可分为9个部分：电源部分、按键和LED、下载配置部分、复位部分、外部时钟、滤波电容、用户扩展接口、5 1单片机接口、FPGA 芯片。

1.2. 具体介绍1.2.1. 电源部分板子由外部提供5V电源，使用的圆头插座的封装，可以直接用5V的电源适配器插上使用，不需要直流稳压电源，FPGA的IO的电源是3.3V，内核的电压是1.5V，所以用上两个LEO，一个将5V转到3.3V，另一个将3.3V转到1.5V，加上一些滤波电容，板上的其他外设的电源均是3.3V，另外有3.3V的电源指示灯，表示电源是否正常，还有防反插二极管，防止电源反插，对器件造成损坏。

1.2.2. 按键和LED板上提供4个拨码按键和4个led，分别接到fpga的8个IO引脚上，具体的引脚可以参看电路图或者丝印。

对于初学者，按键和led 可以用外当成最简单的外设，用和来控制这些外设。

对于用该板作开发的用户来说，可以把按键当成键盘控制，而把led当成提示来用。

1.2.3. 下载配置部分大家都知道fpga是sram型的可编程逻辑器件，不像rom型可编程器件cpld那样，通过jtag就可以直接把代码固化片子里面。

B1VREF0B1IO INIT_DONE1B1VREF0B1IO CRC_ERROR2B1VREF0B1IO CLKUSR3B1VREF0B1IO VREF0B14B1VREF0B1VCCIO1B1VREF0B1GNDB1VREF1B1IO VREF1B15B1VREF1B1IO nCSO6B1VREF1B1DATA0DATA07B1VREF1B1nCONFIG nCONFIG8VREF1B1VCCA_PLL19B1VREF1B1CLK010VREF1B1GNDA_PLL111B1VREF1B1nCEO nCEO12B1VREF1B1nCE nCE13B1VREF1B1MSEL0MSEL014B1VREF1B1MSEL1MSEL115B1VREF1B1DCLK DCLK16B1VREF1B1IO ASDO17B1VREF2B1VCCIO118B1VREF2B1GND19B1VREF2B1IO VREF2B120B1VREF2B1IO21B1VREF2B1IO22B1VREF2B1IO23B1VREF2B1IO24B1VREF2B1IO25B4VREF2B4IO26B4VREF2B4IO27DQ1B7 B4VREF2B4IO28DQ1B6 B4VREF2B4IO29DQ1B5 B4VREF2B4GND30B4VREF2B4VCCIO431VREF2B4GND32VREF2B4VCCINT33B4VREF2B4IO DPCLK734DQS1B B4VREF2B4IO VREF2B435B4VREF2B4IO36DQ1B4 B4VREF1B4IO37B4VREF1B4IO VREF1B438B4VREF1B4IO39DM1B B4VREF1B4IO40B4VREF0B4IO VREF0B441B4VREF0B4IO DPCLK642DQS0B VREF0B4GND43VREF0B4VCCINT44B4VREF0B4GND45B4VREF0B4VCCIO446B4VREF0B4IO47DQ1B3 B4VREF0B4IO48DQ1B2 B4VREF0B4IO49DQ1B1 B4VREF0B4IO50DQ1B0 B3VREF2B3IO51B3VREF2B3IO52B3VREF2B3IO53DQ0R7 B3VREF2B3IO54DQ0R6B3VREF2B3IO55DQ0R5 B3VREF2B3IO56DQ0R4 B3VREF2B3IO VREF2B357B3VREF2B3GND58B3VREF2B3VCCIO359B3VREF1B3CONF_DONE CONF_DONE60B3VREF1B3nSTATUS nSTATUS61B3VREF1B3TCK TCK62B3VREF1B3TMS TMS63B3VREF1B3TDO TDO64B3VREF1B3IO65DM0R B3VREF1B3CLK266B3VREF1B3TDI TDI67B3VREF1B3IO VREF1B368B3VREF0B3IO69DQ0R3 B3VREF0B3IO70DQ0R2 B3VREF0B3IO71DQ0R1 B3VREF0B3IO DPCLK472DQS0R B3VREF0B3GNDB3VREF0B3VCCIO3B3VREF0B3IO VREF0B373B3VREF0B3IO74DQ0R0 B3VREF0B3IO75B2VREF0B2IO76DQ1T0 B2VREF0B2IO77DQ1T1 B2VREF0B2IO78DQ1T2 B2VREF0B2IO79DQ1T3 B2VREF0B2VCCIO280B2VREF0B2GND81VREF0B2VCCINT82VREF0B2GND83B2VREF0B2IO DPCLK384DQS0T B2VREF0B2IO VREF0B285B2VREF1B2IO86B2VREF1B2IO87B2VREF1B2IO VREF1B288B2VREF1B2IO89B2VREF2B2IO90DM1T B2VREF2B2IO VREF2B291B2VREF2B2IO DPCLK292DQS1T VREF2B2VCCINT93VREF2B2GND94B2VREF2B2VCCIO295B2VREF2B2GND96B2VREF2B2IO97DQ1T4 B2VREF2B2IO98DQ1T5 B2VREF2B2IO DEV_OE99DQ1T6 B2VREF2B2IO DEV_CLRn100DQ1T7VCCIO[1..4]Power These are I/O supply voltage pins for banks 1 through 4. Each bank can support a different voltage level. VCCIO supplies power to the output buffers for all I/O standards. VCCIO also supplies power to the input buffers used for the LVTTL, LVCMOS, 1.5-V, 1.8-V, 2.5-V, and 3.3-V PCI I/O standards.VCCINT Power These are internal logic array voltage supply pins. VCCINT also supplies power to the input buffers used for the LVDS, SSTL2, and SSTL3 I/O standards.GNDGroundDevice ground pins. All GND pins should be connected to the board GND plane.VREF[0..2]B[1..4]I/O, Input Input reference voltage for banks 1-4. If a bank uses a voltage-referenced I/O standard, then these pins are used as the voltage-reference pins for the bank. If voltage reference I/O standards are not used in the bank, the VREF pins are available as user I/O pins.VCCA_PLL1Power Analog power for PLL1. The designer must connect this pin to 1.5 V, even if the PLL is not used.GNDA_PLL1Ground Analog ground for PLL1. The designer can connect this pin to the GND plane on the board.NCNo Connect No connect pins should not be connected on the board. They should be left floating.CONF_DONE Bidirectional (open-drain)This is a dedicated configuration status pin; it is not available as a user I/O pin.nSTATUS Bidirectional (open-drain)This is a dedicated configuration status pin; it is not available as a user I/O pin.nCONFIGInputDedicated configuration control input. A low transition resets the target device; a low-to-high transition begins configuration. All I/O pins tri-state when nCONFIG is driven low.DCLK Input (PS mode), Output (AS mode)In passive serial configuration mode, DCLK is a clock input used to clock configuration data from an external source into the Cyclone device. In active serial configuration mode, DCLK is a clock outputfrom the Cyclone device (the Cyclone device acts as master in this mode). This is a dedicated pin used for configuration.DATA0InputDedicated configuration data input pin.nCE Input Active-low chip enable. Dedicated chip enable input used to detect which device is active in a chain of devices. When nCE is low, the device is enabled. When nCE is high, the device is disabled.nCEOOutputOutput that drives low when device configuration is complete. During multi-device configuration, this pin feeds a subsequent device’s nCE pin.ASDO I/O, OutputActive serial data output from the Cyclone device. This output pin is utilized during active serial configuration mode. The Cyclone device controls configuration and drives address and control information out on ASDO. In passive serial configuration, this pin is available as a user I/O pin.nCSO I/O, OutputChip select output that enables/disables a serial configuration device. This output is utilized during active serial configuration mode. The Cyclone device controls configuration and enables the serial configuration device by driving nCSO low. In passive serial configuration, this pin is available as a user I/O pin.CRC_ERRORI/O, OutputActive high signal that indicates that the error detection circuit has detected errors in the configuration SRAM bits. This pin is optional and is used when the CRC error detection circuit is enabled.INIT_DONE I/O, Output (open-drain)This is a dual-purpose pin and can be used as an I/O pin when not enabled as INIT_DONE. When enabled, the pin indicates when the device has entered user mode. This pin can be used as a user I/Opin after configuration.CLKUSRI/O, InputOptional user-supplied clock input. Synchronizes the initialization of one or more devices. This pin can be used as a user I/O pin after configuration.DEV_CLRn I/O, InputDual-purpose pin that can override all clears on all device registers. When this pin is driven low, all registers are cleared; when this pin is driven high, all registers behave as defined in the design.DEV_OE I/O, Input Dual-purpose pin that can override all tri-states on the device. When this pin is driven low, all I/O pins are tri-stated; when this pin is driven high, all I/O pins behave as defined in the design.MSEL[1..0]Input Dedicated mode select control pins that set the configuration mode for the device.TMS Input This is a dedicated JTAG input pin.TDI Input This is a dedicated JTAG input pin.TCK Input This is a dedicated JTAG input pin.TDO Output This is a dedicated JTAG output pin.CLK0Input Dedicated global clock input.CLK2InputDedicated global clock input.Clock and PLL PinsSupply and Reference PinsConfiguration and JTAG PinsDPCLK[7, 6, 4, 3, 2]I/O Dual-purpose clock pins that can connect to the global clock network. These pins can be used for high fan-out control signals, such as clocks, clears, IRDY, TRDY, or DQS signals. These pins are also available as user I/O pins.DQS[0..1][L,R,T,B]I/O Optional data strobe signal for use in external memory interfacing. These pins also function as DPCLK pins; therefore, the DQS signals can connect to the global clock network. A programmable delay chain is used to shift the DQS signals by 90 or 72 degrees.DQ[0..7][L,R,T,B]I/O Optional data signal for use in external memory interfacing.DM[0..1][L,R,T,B]I/O Optional data mask output signal for use in external memory interfacing.Dual-Purpose External Memory Interface PinsPin Information for the Cyclone™ EP1C3T100 Device, ver 1.5VREF2B2VREF1B2VREF0B2B2V R E F 0B 1B 1B 3V R E F 0B 3V R E F 1B 1V R E F 1B 3PLL1V R E B 2B 1V R E B 2B 3B4VREF2B4VREF1B4VREF0B4Notes:1.This is a top view of the silicon die.2.This is a pictoral representation only to get an idea of placement on the device. Refer to the pin-list andthe Quartus II for exact locations.Version 1.5 Version Number Date Changes Made1.53/6/2006Added CRC_ERROR pin in Pin List and Pin Definitions。

EP1C6Q240C8封装和部分引脚的功能分析图U21A图U21B图U21C图U21D第一部分：封装图U21A、U21B、U21C、U21D表示的是同一块芯片EP1C6Q240C8，有240个引脚，采用的是PQFP封装(即Plastic Quad Flat Package，塑料方块平面封装)，PQFP封装的芯片的四周均有引脚，而且引脚之间距离很小,管脚也很细,一般大规模或超大规模集成电路采用这种封装形式。

用这种形式封装的芯片必须采用SMT（Surface Mount Technology,表面组装技术)将芯片边上的引脚与主板焊接起来。

对于SMT技术，个人理解，即表面组装技术，一般用来焊接一些引脚在几百以上的芯片,比如说BGA,PGA一般都采用这种技术；例如笔记本主板上的intel北桥芯片，一般都采用球形封装，又如比较古老的Intel 965底部球形引脚大约有600多个，现在笔记本流行用的P43、P45、P55、X58,从P43一代引脚多达几千个甚至更多，这样做的好处是节约面积，坏处是测试的时候比较麻烦，像BGA这种封装的芯片一般焊上去之后,顶部要引出几个接点，以防止在使用过程中坏掉，方便用万用表或者示波器来测试各个通路便于修理。

对于这几种类型的芯片，除了PQFP少数罕见的高手能手工焊接之外,一般都采用贴片机来进行专门的焊接工作.这里简单介绍一下这两种封装:PQFP/PFP封装具有以下特点1.适用于SMD表面安装技术在PCB电路板上安装布线。

2。

适合高频使用。

2.操作方便，可靠性高。

3.芯片面积与封装面积之间的比值较小。

4.Intel系列CPU中80286、80386和某些486主板采用这种封装形式.这里的SMD表示的是贴片组装器件；BGA球栅阵列封装到产品的功能性,当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk （串扰）"现象,而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。

附录E LP-2900开发装置FPGA引脚分配LP-2900以Altera公司EPF10K10TC144-4型或EP1C3T144C8型FPGA为核心，外部接口资源有8个电平按键、6个脉冲按键、2个8位的DIP拨动开关，1个3×4的键盘阵列、34个发光二极管、6个以动态扫描方式连接的共阴七段显示器，1个8×8的双色发光二极管阵列，1个音频蜂鸣器，一个16×2字符的液晶显示屏。

另外还有1片8位的逐次比较模数转换器ADC0804和1片8位的R-2R倒T网络的数模转换器AD7528。

由于开发装置上FPGA 芯片的I/O引脚已经在硬件上与各外部设备相连，设计时必须按照引脚连接关系进行FPGA 引脚分配。

以下按LP2900开发装置面板的划分区域介绍各外设与EPF10K10TC144或EP1C3T144C8的接口关系，由于FPGA的I/O端口有限，所以某些外设受相同的FPGA引脚控制，使用时需要注意。

1．FPGA主板FPGA主板独立于LP-2900的面板，主板上有一片Altera的FLEX10K系列芯片EPF10K10TC144或CYCLONE系列的芯片EP1C3T144C8、一个EPROM插座或一片配置芯片EPS1和一个复位按键RESET。

主板外围有一圈LED发光二极管，每一个都与EPF10K10TC144-4的一个I/O端口对应连接。

使用者可以通过LED了解FPGA相应I/O端口的状态。

当端口信号为高电平时，LED亮；低电平时，LED灭。

2．电平按键与开关（J区）J区位于LP2900开发装置面板左下方，有8个带LED显示的电平按键SW1~SW8和2组8位的DIP拨动开关SW9~SW24，位置分布见附录C，与FPGA的连接关系见表E-1。

SW1~SW8按键按下时灯亮，FPGA相应的I/O端口输入高电平；反之灯灭，端口输入低电平。

SW9~SW24拨向上FPGA相应的I/O端口输入高电平；拨向下时FPGA端口输入低电平。