数字逻辑复习

  • 格式:doc
  • 大小:47.00 KB
  • 文档页数:5

第一章:逻辑代数基础
1. 逻辑代数的基本运算(与,或,非)
2. 逻辑代数的基本公式(公理)
3. 逻辑函数的表示法
⏹逻辑表达式
⏹真值表
⏹卡诺图
4. 逻辑函数的标准形式
⏹最小项表达式
最小项:符号表达,三个性质
最小项表达式:符号表示,最小项表达式的获取,三个性质
⏹最大项表达式
最大项:符号表达,三个性质
最大项表达式:符号表示,最大项表达式的获取,三个性质
5. 逻辑函数三种表示法(逻辑表达式、真值表、卡诺图)的关系(互换)
6. 逻辑函数的“相等”概念
7. 逻辑代数的主要定理
⏹定理1 德·摩根(De Morgan)定理
⏹定理2 香农(Shannon)定理
⏹定理3 对偶定理(及2个推理) 自对偶的概念与证明
⏹定理4 展开定理(及2个推理)
8. 逻辑代数的常用公式
P21 F, F’, F的最小项最大项表达式之间的关系。

图1.9
9. 卡诺图化简法
练习一:P42-12(4) 两种方法
练习三:P115-8(含任意项的化简)
1. 逻辑门电路
与门,或门,非门,与非门,或非门,与或非门,异或门,同或门;
2. 门电路的主要外特性参数(概念)
⏹标称逻辑电平
⏹开门与关门电平
⏹扇入系数
⏹扇出系数
⏹平均时延
3. 组合线路分析的基本步骤P53图2.22
P54例2;
4. 全加器:掌握全加的原理,全加和S和高位进位C的表达式,熟悉全加器的真值表,给定一个全加器的逻辑图要懂得分析出这是一个全加器。

P55-57
5. 数据多路选择器:熟悉它们的功能和原理,为MSI设计做准备
1. 组合线路的设计步骤P73引例
P75 例1,例2
P81 例1
2. 实际设计中要考虑的问题
1) 函数的变换:与非、与或非、或非(小规模器件)
练习三P115- 5(1)6(1)7(1)
2) 含有任意项的设计P115-10
⏹8421码:
⏹余三码:由8421码加上0011形成的一种无权码,由于它的每个字符编码比相应的
8421码多3,故称为余三码。

如:(526)10=(1000 0101 1001)余3码
⏹格雷码:
4. 组合线路设计举例
全加器的设计(半加器的概念)
8421码加法器的设计
5. 应用MSI功能块的组合线路设计
用数据多路选择器功能块实现组合逻辑(代数法、卡诺图法)
练习三P116-22(3) ; 23(1)(4)
第四章:时序线路的分析
1. 组合线路与时序线路的区别P119图4.2
2. 触发器的逻辑符号,特征表达式,特征函数表,状态图,激励表
基本触发器
RS触发器
D触发器
JK触发器
T触发器
3. 各类触发器的相互演变(2种方法)
4. 时序线路分析步骤:P129 图4.23
5. 米里型和摩尔型时序线路的概念与区别。

6. 同步时序线路分析:P129-136 例1~3
7. 异步时序线路分析:P136例题
8. P142-P146 串行计数器,并行计数器
P146 计数型节拍发生器
第5章:时序线路的设计
1.同步时序线路的设计
设计步骤P154 图5.2 设计题目:检测连续的“110”序列
2. 构成原始状态表的方法——直接构图法
3. 状态表的化简——隐含表法、K次划分法化简原始状态表
合并两个状态的原则P164
完全定义状态表的化简方法
不完全定义状态表的化简方法
4. 状态编码
次佳编码法P175 三条主要规则
5. 时序线路的设计
同步计数器的设计。