当前位置：文档之家 › SOC实验设计报告

SOC实验设计报告

  • 格式：doc
  • 大小：847.00 KB
  • 文档页数：26

soc实验设计报告一、实验时间：2010.5.24——2010.6.12二、实验目的：通过独立地完成一个数字系统的VHDL/V erilog HDL描述和利用SYNOPSYS 的VHDL/V erilog HDL仿真环境对这一描述进行仿真并进行综合，完整的从事一个数字VLSI 系统的设计过程，理解和掌握现代集成电路的设计流程，硬件描述语言，综合理论等高层次设计方法以及它和物理实现之间的关系。

巩固在理论课阶段学习的相关知识。

三、实验设备和系统实验中代码的编写和仿真是在modelsim中完成的，使用的是modelsim se 6.5b的版本。

实验的综合是在quartus9.0中完成的。

四、实验内容设计一个数字信号处理器系统，其功能为：在8位微控Intel8051的控制下对输入信号进行数字滤波处理并根据输入数据的大小产生一组控制液晶板的显示。

工作过程如下：1.系统框图（1）Intel8051是微处理器；（2）TH99CHLS是要实现的系统；（3）Display是一个液晶显示板。

它包括三个显示区：一个时间显示区，一个数字显示区和一个由16个小方块组成的信号幅度显示，其结构见下图所示。

对应的管脚接高电平时，液晶板上的线段显示；接低电平时，线段消失。

2.工作过程（1）在外部信号PEbar的控制下，芯片从端口in读入一个八位数据；（2）在(1)中输入的数据与微处理器给出的另一个八位数据进行按位“与”操作；（3）在(2)中处理过的数据经数字滤波后从端口out输出；（4）TH98CHLS内部产生一组时间信号，包括时和分，其格式为：（hh：mm）。

这组时间信号的初始值由微处理器给出，微处理器可以随时对时间信号进行修改；（5）送往液晶显示板的信号有三组：a. (4)中产生的时间信号，经七段译码后从端口hour和minute出；b. (3)中经数字滤波的信号，在转换成十进制并做七段译码后，百位经端口d00，十位经端口d10，个位经端口d01送出；c. (3)中经数字滤波的信号，在经过xy 压缩后通过端口ap送出；五、数据通道由滤波器公式可知采用通常的调配方法，用四个步长来实现。

如图所示：这样的方法虽然可行，但资源的使用太大，需要7个乘法器和3个加法器，同时逻辑综合后也会消耗很大的面积和功耗，为了提高资源的利用效率，我们需要对数据通路和控制器重新设计，尽量减少资源数量，同时在速度和代价上做出相应的优化。

由于公式中的描述乘法器过多而牺牲了很大的代价，在设计中，先以减少乘法器为目的，但如果只采用一个乘法器，控制步又变得相对冗长，所以，在这个实验中，采用6个时钟步长，根据“基于距离”的资源调配方法，实现算子的调度与资源的调配，同时，对寄存器也进行了优化，使得其采用更少的寄存器。

资源分配的优化如下图所示：上图采用6个步长，资源包括：乘法器M1、M2，加法器A1、A2，寄存器：r1、r2、r3、r4。

当然使用6个步长较上一种方案可能速度上有所牺牲，但带来了寄存器代价和资源代价的很大改善。

六、控制码简化及控制器的实现控制码的位数为15，分别为C0…C14，每一步控制码的状态如下表所示：控制步C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C141 0 0 0 0 0 0 0 X X 0 1 1 1 1 12 1 0 1 0 1 0 1 0 0 0 1 1 1 1 13 0 1 0 1 0 1 0 1 X X 0 1 1 0 14 1 1 1 1 1 1 1 1 X X 0 1 1 0 15 1 1 1 1 X X X X 1 1 1 1 0 1 06 X X X X X X X X X X 1 0 0 0 1根据上表，C0C2C4C6C10和C1C3C5C7C8C9分别可以简化，控制码优化后如下表所示:控制步C0 C1 C11 C12 C13 C141 0 0 1 1 1 12 1 0 1 1 1 13 0 1 1 1 0 14 0 1 0 0 1 15 1 1 1 0 1 0 6111七、系统设计根据实验要求，首先进行系统功能划分，我们将系统划分为四个模块，分别是系统接口模块、时钟产生模块、数字滤波器模块和显示模块。

（1）接口模块（v .vin ）该模块前端与Intel8051相连，主要负责与单片机Intel8051之间的通信，接收单片机给出的数据。

后端分别与时钟产生模块和数字滤波器模块相连，主要负责为这两个模块提供相应数据。

在代码中，该模块所对应的名字是v .vin ，相对应的测试模块是vin_test.v （2）时钟产生模块（time_generate.v ）该模块前端与接口模块相连，从接口模块得到时钟计时的初始值，包括小时和分钟的具体数值，时钟产生模块在这个值的基础上继续时钟的变化，并且将这种变化实时变化的时钟具体数值送到输出端口。

在代码中，该模块对应的名字是time_generate.v ，相应的测试模块是time_gen_test.v（3）数字滤波器模块（filter_opt.v ）该模块前端与接口模块相连，从接口模块获得滤波器的系数b0，b1，b2，b3，b4，b5，b6以及要进行数字滤波的数据。

滤波器所用到的转移函数为：6655443322110FIRB B B B B B B (Z)HB------++++++=zzzzzz，其中0B ——6B 均由微处理器给出。

在代码中，该模块对应的名字是filter_opt.v ，相应的测试代码是filter_opt_test.v（4）显示模块（display.v ）该模块前端与时钟产生模块和数字滤波器模块相连，从这两个模块获得要显示的数据信息，后端直接与液晶屏相连接，通过一系列内部数据转换，将要显示的数据转换为直接控制相应液晶引脚的信号，驱动液晶显示所要显示的信息。

在代码中，该模块对应的名字是display.v ，相应的测试文件时display_test.v另外还有一个顶层模块，也就是将以上四个模块相互连接封装成一个整体。

在代码中，顶层模块对应的名字是top.v ，相应的测试文件时top_test.v其中接口部分根据实验要求中的Intel8051协议，分别从处理器及输入接口读取一组数 据输出到滤波器模块和时钟发生器中；而微处理器给出的时间通过时钟发生器再输出到显示 模块中；同样，数字滤波器的输出值，经过压缩输出到显示模块中，这个的开方根的实现运 用简单的查表法。

八、各个模块的代码编写及仿真结果 （1）接口模块（v .vin ）module vin(clk,rst_n,pebar,wbar,cs,ale, abus,dbus,vin,hr_en,mt_en,b0,b1,b2,b3,b4,b5,b6,hour,minute,xn_0,xn_1,xn_2,xn_3,xn_4,xn_5,xn_6); input clk,rst_n,pebar,wbar,cs,ale;input[7:0] abus,dbus,vin;output reg hr_en,mt_en;output reg [5:0] hour;output reg [7:0] minute;output reg [7:0] b0,b1,b2,b3,b4,b5,b6;output reg [7:0] xn_0,xn_1,xn_2,xn_3,xn_4,xn_5,xn_6; reg[15:0] addr;always@(negedge ale)beginif(cs==0)beginaddr[15:8]<=abus;addr[7:0]<=dbus;endendalways@(posedge clk)beginif(rst_n==0)beginb0<=0;b1<=0;b2<=0;b3<=0;b4<=0;b5<=0;b6<=0;hour<=0;hr_en<=0;minute<=0;mt_en<=0;xn_0<=0;xn_1<=0;xn_2<=0;xn_3<=0;xn_4<=0;xn_5<=0;xn_6<=0;endelse if((cs==0)&(ale==0)&(wbar))begincase(addr[3:0])4'b0000:b0<=dbus;4'b0001:b1<=dbus;4'b0010:b2<=dbus;4'b0011:b3<=dbus;4'b0100:b4<=dbus;4'b0101:b5<=dbus;4'b0110:b6<=dbus;4'b0111:begin hour<=dbus;hr_en<=1;end4'b1000:begin minute<=dbus;mt_en<=1;endendcaseendelse if(pebar==1)beginxn_0<=vin;xn_1<=xn_0;xn_2<=xn_1;xn_3<=xn_2;xn_4<=xn_3;xn_5<=xn_4;xn_6<=xn_5;endendendmodule接口测试模块（vin_test.v）`timescale 1ns/1nsmodule vin_test;reg clk,rst_n,pebar,wbar,cs,ale;reg[7:0] abus,dbus,vin;wire hr_en,mt_en;wire[5:0] hour;wire[7:0] minute;wire[7:0] b0,b1,b2,b3,b4,b5,b6;wire[7:0] xn_0,xn_1,xn_2,xn_3,xn_4,xn_5,xn_6;initialbeginclk=0;rst_n=1;pebar=0;wbar=1;cs=1;ale=0;abus=8'b00000011;dbus=8'b00000111;vin=8'b00010101;#30 rst_n=0;#40 rst_n=1;#20 cs=0;#20 ale=1;#20 ale=0;#20 dbus=8'b00100010;#20 wbar=0;#20 wbar=1;#20 pebar=1;#20 pebar=0;endalways #10 clk=~clk;vin vin_0(.clk(clk),.rst_n(rst_n),.pebar(pebar),.wbar(wbar),.cs(cs),.ale(ale),.abus(abus),.dbus(dbus),.vin(vin),.hr_en(hr_en),.mt_en(mt_en),.b0(b0),.b1(b1),.b2(b2),.b3(b3),.b4(b4),.b5(b5),.b6(b6),.hour(hour),.minute(minute),.xn_0(xn_0),.xn_1(xn_1),.xn_2(xn_2),.xn_3(xn_3),.xn_4(xn_4),.xn_5(xn_5),.xn_6( xn_6));endmodule仿真结果：从仿真图上可以看出，当cs为低电平且ale为高电平时，数据线上携带的是地址信息,程序执行addr[15:8]<=abus;addr[7:0]<=dbus的操作。

合集下载

soc实验报告

soc实验报告

Soc设计综合实验报告班级：学号：姓名：指导老师：实验二添加一个IP到系统中【实验介绍】XILINX的EDK9.1的IP Catalog 里提供了大量的免费的IP，包括各种内存控制器IP，通讯类IP等资源。

作为系统设计者只要对这些IP的参数加以配置就可以应用在系统中，大大减少设计工作量。

下面我们就对IP Catalog里GPIO的IP去控制LED的亮和灭和检测按键的输入检测。

【实验目的】1：学会在EDK9.1如何添加IP和配置IP的参数。

2：如何用GPIO的IP控制外设。

【实验器材】PC一台，ISE9.1.03i软件，EDK9.1.02i软件，Xilinx Spartan3E开发板一套。

【实验步骤】1、EDK向导设置的步骤点击击Xilinx Platform Studio后，系统会自动弹出一个对话框，第一。

个选项的是基本系统建立向导，用户请选择这个选项，然后点击OK。

的如下对话框中选择要创建一个新工程。

5. 选择创建工程后，在如下面两个选项里，第一项是选择Xilinx定制的开发板，第二项是选择用户自定制的开发板，在这里我们选择第二项，然后点击Next。

6. 在下图的选项里，选择开发板对应的器件，根据实验的条件，开发板spartan3e，其设置如下，然后点击Next7. 在下图中是软核进行配置，Reference Clock是外部输入的时钟，开发板上配置的是66M 晶振，所以设置为66M，Reset Polarity标签是Microblaze软核复位的方式，由于开发板的复位电路是用电阻上拉为高，用户请选择低复位，在Debug标签里，用户选On-chip H/W DebugModule是硬件调试方式，这种调试方式最常用且调试速度快，在Local Memory标签是对指令和数据的存储空间进行设定，用户在这里选择32K，它占用的是FPGA的Block RAM的资源，然后点击Next。

8、下图对话框主要是设置标准输入和输出设备，推荐用户选择RS232，当用户调试系统时，调试信息将通过RS232打印到上位机，然后点击Next,Memory test 的选项系统自动生成一段应用程序，代码的内容是打印一些信息到超级终端。

SoC设计15范文

SoC设计15范文

SoC设计15范文SoC设计15范文SoC（System on Chip）是指将多个功能模块集成在一个芯片上的设计方法。

在现代电子产品的设计和制造中，SoC设计起着至关重要的作用。

本文将从SoC设计的背景、原理、制造流程和应用领域等方面进行探讨。

首先，了解SoC设计的背景是很重要的。

随着科技的发展和市场需求的增加，人们对电子产品的功能和性能要求越来越高。

传统的电子产品设计所采用的离散器件和设计方法已经无法满足这些需求。

因此，SoC设计应运而生，通过在一个芯片上集成多个功能模块，使得电子产品在体积、功耗和性能等方面都得到了更好的平衡。

其次，SoC的设计原理也是非常重要的。

SoC设计过程中需要考虑到多个方面的因素，如功能需求、硬件架构、电源管理、时序和信号完整性等。

设计人员需要对不同模块之间的通信和协作进行合理的规划和设计。

此外，设计人员还需要考虑到芯片面积和功耗的限制，以及芯片可靠性和散热等问题。

SoC设计的制造流程也是值得关注的。

首先，需要进行功能和模块的分析和规划。

然后，根据需求和设计原理进行硬件架构和功能模块的设计。

接下来，进行逻辑综合和验证，确保设计的正确性和可行性。

之后，进行布局布线和物理设计，生成最终的电路图和版图。

最后，进行芯片制造和测试，确保芯片的质量和性能。

SoC设计在许多领域都得到了广泛的应用。

首先，它在消费电子产品中得到了广泛的应用，如智能手机、平板电脑、智能电视等。

SoC设计的优势在于可以将多种功能集成在一个芯片上，使得电子产品更加紧凑和高效。

其次，SoC设计在通信和网络设备中也得到了应用，如路由器、交换机、基站等。

通过SoC设计，可以实现更高的通信速度和更强的数据处理能力。

另外，SoC设计在汽车电子、医疗设备和工业控制等领域也发挥着重要的作用。

总结起来，SoC设计是现代电子产品设计中非常重要的一个环节。

它通过将多个功能模块集成在一个芯片上，实现了电子产品在功能、性能、体积和功耗等方面的平衡。

SOC单片机原理与应用课程设计报告

SOC单片机原理与应用课程设计报告

SOC单片机原理与应用课程设计报告学院名称：计算机科学与通信工程学院专业班级：计算机0802学生姓名：学生学号：指导教师姓名：一、设计题目：液晶点阵显示屏程序设计二、设计要求：1）从下到上滚动显示：“江苏大学计算机学院”然后交替显示：“单片机课程设计”“液晶点阵显示屏程序设计”“作者姓名、班级、学号”2）能进行正常的模拟量采样值显示（温度、压力、电位） 。

3) 改变字库的内容，显示其它汉字。

4) 改变页地址或列地址，使显示的内容改变位置。

5）其它功能不限，可自由发挥（左、右移，上下卷、显示图片等）。

三、液晶显示器指令描述1、显示开/关设置CODE ： R/W D/I DB7 DB6 DB5 DB4 DB3 DB2 DB1DB0=H ，开显示；DB0=L ，关显示。

不影响显示RAM(DD RAM)中的内容。

2、设置显示起始行CODE ： R/W D/I DB7 DB6DB5 DB4 DB3 DB2 DB1 功能：执行该命令后，所设置的行将显示在屏幕的第一行。

显示起始行是由Z 地址计数器控制的，该命令自动将A0-A5位地址送入Z 地址计数器，起始地址可以是0-63范围内任意一行。

Z 地址计数器具有循环计数功能，用于显示行扫描同步，当扫描完一行后自动加一。

3、设置页地址CODE ： R/W D/I DB7 DB6 DB5 DB4 DB3DB2 DB1功能：执行本指令后，下面的读写操作将在指定页内，直到重新设置。

页地址就是DD RAM 的行地址，页地址存储在X 地址计数器中，A2-A0可表示8页，读写数据对页地址没有影响，除本指令可改变页地址外，复位信号(RST)可把页地址计数器内容清零。

DD RAM 地址映像表Y 地址0 1 2 ……………………… 61 62 63X=0X=1X=7X=84、设置列地址CODE：R/W D/I DB7 DB6 DB5 DB4 DB3 DB2DB1功能： DD RAM 的列地址存储在Y地址计数器中，读写数据对列地址有影响，在对DD RAM 进行读写操作后，Y地址自动加一。

SoC设计方法学-报告二格式 - 副本

SoC设计方法学-报告二格式 - 副本

《sopc》课程报告之二《基于FFPGA的图像压缩传输与解码系统》技术报告院系：电子工程学院微电子学系小组成员：郭从林朱潮勇杨欢程亭班级：电路1103班组长：郭从林学号：05116093日期：2014年11月3日《基于FFPGA的图像压缩传输与解码系统》功能定义与开发计划摘要本文介绍了基于SOPC的通用嵌入式图像处理系统的实现方法，其中叙述了SOPC及NIOS ii 嵌入式处理器的特点和使用。

分别具体说明了系统的硬件结构设计和图像处理算法的流程及软件实现，采用此系统可以大大简化图像处理系统的硬件和软件设计，优化系统设计。

关键字：SOPC（可编程片上系统）；嵌入式处理器；静止图像压缩一、引言1）随着计算机和多媒体技术的发展，图像等多媒体信源的传输处理显得日益重要，各种图像压缩处理的标准、协议也相继出现，其中JPEG 静止图像压缩编码是图像压缩的一项重要技术，也是图像压缩的一个基本指标。

可编程片上系统SOPC（System on a Programmable Chip）将处理器、存储器、I/O 等系统模块集成到单片FPGA，完成系统的功能设计，使整个系统设计更加灵活，可扩充，可裁减，并且实现了软硬件的可编程，因此本系统采用NiosⅡ嵌入式处理器实现一个通用嵌入式图像处理系统。

2）通过UART传输图像的压缩信息，在sopc中解压并传输到VGA显示器显示3）实现图像压缩传输，解压缩，显示。

二、功能定义功能：定义所开发项目软件与硬件功能；硬件设计部分1.使用FPGA普通端口作为GPIO使用。

2.使用FPGA开发板的50MHZ时钟分频后25MHZ作为VGA输出时钟。

3.时钟频率25MHZ完成行扫描信号计数。

4.时钟频率25MHZ完成祯扫描信号计数，并完成祯计数。

5.在行,场信号有效范围内进行VGA数据输出。

软件设计部分1:用matlab取图像的reb值，将取出的rgb值写入文件。

2：读取rbg值，将十六进制数表示的rgb值转化为以该asc||值对应的字符(减少信息传输量)，将转化后的的字符写入文件中。