ASIC设计的流程介绍-PPT课件
- 格式:pdf
- 大小:7.69 MB
- 文档页数:50
ASIC设计流程项目策划形成项目任务(项目进度、周期管理等)。
流程:【市场需求--调研--可行性研究--论证--决策--任务书】。
系统描述和行为描述确定设计对象和目标,进一步明确芯片功能、内外部性能要求,参数指标,论证各种可行方案,选择最佳方式,加工厂家,工艺水准。
系统说明是芯片设计到逻辑和布局的第一步。
它是在设计付诸实践之前来进行的,抽象地描述了被设计的数字电路的功能、端口以及整体的结构。
然后根据系统说明进行行为描述来分析电路设计的功能、性能、服从的标准以及其它高级问题RTL描述首先,设计者需要制定待设计数字电路的工作流程或结构框图,然后将整个任务划分为几个模块,按模块建模,并用HDL语言设计结构。
工具:UltraEdit,VI代码调试对设计输入文件进行代码调试和语法检查。
工具:德彪西。
前端模拟功能模拟工具:mentor公司的modelsim、synopsys公司的vcs和vss、aldec公司的active、cadense公司的ncsim.逻辑综合逻辑综合是将逻辑级的行为描述转换成逻辑级的结构描述,即逻辑门级网表。
逻辑级的行为描述可以是状态转移图、有限状态机,也可以是布尔方程、真值表或硬件描述语言。
逻辑综合过程还包括一些优化步骤,如资源共享、连接优化和时钟分配等。
优化目标是面积最小,速度最快,功耗最低或他们之间的某种折衷。
工具:有mentor公司的leonardospectrum、synopsys公司的dc、synplicity公司的synplify。
前端的末端数据准备。
对于cdn的siliconensemble而言后端设计所需的数据主要有是foundry厂提供的标准单元、宏单元和i/opad的库文件,它包括物理库、时序库及网表库,分别以.lef、.tlf和.v的形式给出。
前端的芯片设计经过综合后生成的门级网表,具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源pad的def (designexchangeformat)文件。
asic 设计流程ASIC(Application Specific Integrated Circuit)是指专门为特定应用领域设计的集成电路。
ASIC设计流程指的是将一个特定的应用需求转化为ASIC电路的设计和制造过程。
本文将详细介绍ASIC设计流程的各个阶段和关键步骤。
一、需求分析阶段在ASIC设计流程中,首先需要进行需求分析。
这个阶段主要包括对应用需求的详细了解和分析,明确需要实现的功能和性能指标。
同时,还需要考虑制约因素,如成本、功耗、集成度等。
在需求分析阶段,设计团队与应用领域的专家密切合作,进行系统级的设计和规划。
他们会通过调研市场、分析竞争产品等手段,明确应用需求,并制定相应的设计目标。
二、架构设计阶段在需求分析阶段完成后,接下来是架构设计阶段。
在这个阶段,设计团队将根据需求分析的结果,确定ASIC的整体架构和功能划分。
架构设计阶段的关键是找到合适的功能模块,并确定它们之间的接口和通信方式。
通过模块化的设计思想,可以提高设计的可重用性和可维护性,并且方便后续的验证和仿真工作。
三、RTL设计阶段在架构设计阶段确定了ASIC的整体框架后,接下来是RTL (Register Transfer Level)设计阶段。
在这个阶段,设计团队将使用硬件描述语言(如Verilog、VHDL)来描述和实现ASIC的功能模块。
RTL设计阶段的关键是将功能模块转化为硬件逻辑电路。
设计团队需要仔细考虑时序和逻辑的优化,以提高电路的性能和功耗。
同时,还需要进行功能仿真和时序约束等工作,确保设计的正确性和可靠性。
四、综合与布局布线阶段在RTL设计阶段完成后,接下来是综合与布局布线阶段。
在这个阶段,设计团队将进行逻辑综合、布局和布线等工作,将RTL描述的电路转化为物理电路。
综合是将RTL描述的电路转化为门级网表电路的过程。
在综合过程中,设计团队需要进行逻辑优化和面积约束等工作,以提高电路的性能和集成度。
布局和布线是将门级网表电路映射到实际的芯片布局上的过程。
ASIC的复杂性不断提高,同时工艺在不断地改进,如何在较短的时间内开发一个稳定的可重用的AS的设计,并且一次性流片成功,这需要一个成熟的ASIC的设计方法和开发流程。
本文结合NCverilog,DesignCompile,Astro等AS 所用到的EDA软件,从工艺独立性、系统的稳定性、复杂性的角度对比各种ASIC 的设计方法,介绍了在编码设计、综合设计、静态时序分析和时序仿真等阶段经常忽视的问题以及避免的办法,从而使得整个设计具有可控性。
1 基本的ASIC设计流程ASIC设计流程可以粗分为前端设计和后端设计,如果需要更细的划分,可以分成如下几个步骤:1.包括系统结构分析设计、RTL编码以及功能验证;2.逻辑综合、PreLayoutSTA以及形式验证(RTL代码与逻辑综合生成的Netlist之间);3.Floorplan、Placement、ClockTree插入以及全局布线(GlobalRouting)4.形式验证(逻辑综合的Netlist与带有CT信息的Netlist之间)、STA;5.DetailedRouting,DRC;6.PostlayoutSTA,带有反标延迟信息的门级仿真;7.Tape-Out当然,这还是一个比较粗的流程,其中每个步骤还可以分得更细,通常所说的前端设计主要包括上述流程中的1,2,4,6这几个部分。
同时,这个流程是一个迭代的过程。
对于一些通常的问题以及其中的一些方法,已经有大量的文献中提到,本文将不再赘述,因此本文着力于讨论在设计各个阶段中一些容易被忽视的或者可能带来潜在危险的地方。
2 结构分析设计、RTL编码这一阶段在整个ASIC设计中占非常重要的地位,结构分析设计阶段主要是从产品的功能定义出发,对产品采用的工艺、功耗、面积、性能以及代价进行初步的评估,从而制定相应的设计规划,对于规模很大的ASIC设计,在这一阶段估算芯片的功耗面积非常困难。
在这里引入一个ASIC设计中很重要的概念:划分(Partitioning),在不同的设计阶段这个概念都将提到。
asic芯片设计流程ASIC芯片设计是一项复杂的工程,需要通过多个阶段来完成。
ASIC芯片,全称为Application Specific Integrated Circuit,即应用特定集成电路,是指根据特定应用需求进行定制设计的可编程电路集成电路。
相比普通的集成电路,ASIC芯片能够更好的满足特定应用的要求,具有更高的性能和更低的功耗。
下面我们将详细介绍ASIC芯片设计的流程。
第一阶段:需求分析在ASIC芯片设计的第一阶段,需要对所需要实现的功能及性能做详细的分析。
这包括对系统的平台架构、功能模块、算法、电路结构等方面进行全面的分析,以确定设计的方向和目标。
如果设计的目标不明确,将会给后续的工程带来较大的麻烦。
第二阶段:结构设计在结构设计阶段,需要根据需求分析的结果,选择适合的工艺流程,确定芯片的结构、布局、电路等。
这是将需求转化为可行设计所必须的前置工作。
通常,设计师会先画出芯片的逻辑框图,再进行分析优化,编写逻辑方程或各种预先设计的电路:1. 定义基本单元,比如逻辑门、寄存器、模拟模块等,将其组合成模块,构建芯片的逻辑结构。
2. 对空间、功耗、速度、可测试性等方面的设计参数进行分析与评估,根据设计需求,在逻辑结构中确定传输协议、数据结构和状态机等具体信息。
3. 对代码进行仿真和验证,并进行逻辑综合和优化,使电路的功能、面积、时钟频率和功耗得到协调。
第三阶段:逻辑设计在逻辑设计阶段,需要进一步将结构设计转化为可行电路设计。
首先,需要通过逻辑综合工具将设计代码转换为门级电路,并采用特定的约束条件进行时序分析。
之后,需要进行布局与布线,将电路进行布局,依据电路的连接实现电路图的布局;再通过布线工具对信号线进行引线与连接,将门级电路按照成本和条线长度进行布线,以实现尽可能高的速度和低功耗。
第四阶段:物理设计在物理设计阶段,需要保证整个芯片的顺利制造、测试和集成。
此时,需要根据实际条件进行芯片加工,防止产生芯片电路的不一致性和本质误差。