简易数字信号传输性能分析仪

数字传输分析仪功能特点随着科技的不断发展，数字传输已成为现代通信领域的基本要素。

数字传输技术的高效、可靠、安全和灵活性已经得到了广泛认可。

在数字传输过程中，信号可能遭受干扰，导致数据错误。

为了解决这个问题，数字传输分析仪（Digital Transmission Analyzer）应运而生。

数字传输分析仪是能够实时监测数字传输系统的设备。

数字传输分析仪用于检测和分析数字传输系统的信号质量、误码率和其他参数，以评估系统的性能和可靠性。

数字传输分析仪由硬件和软件组成，可以检测各种数字信号协议，包括SONET、SDH、Ethernet等。

本文将介绍数字传输分析仪的功能特点。

1. 精准测量参数数字传输分析仪可以精确测量数字传输系统的各种参数。

这些参数包括：信号的波特率、时钟偏移、误码率、信噪比和频谱分析等。

数字传输分析仪可以测量这些参数的精度高达0.1%。

这使得数字传输分析仪成为评估数字传输系统性能的理想工具。

2. 多功能分析数字传输分析仪不仅仅只是一个分析仪，它还具有多种功能。

数字传输分析仪可以实时监测数字传输系统的信号质量和性能，同时还可以进行多种分析，比如快速故障诊断、误码分析和频谱分析等等。

数字传输分析仪还可以同时分析多个端口的信号，在确保性能的同时，也提高了生产效率。

3. 可视化分析数字传输分析仪还可以提供可视化分析，这有助于用户更好地理解数字信号的传输过程。

数字传输分析仪提供的可视化效果包括波形图、频谱图、直方图等。

用户可以根据需要选择不同的数据视图，使得数字信号的分析更加直观和准确。

4. 数据存储和导出数字传输分析仪还可以将收集到的数据存储到设备内部或外部存储介质中。

这些数据可以用于将来的分析或备份。

数字传输分析仪还可以将数据导出到其他格式中，比如Excel、CSV等。

这使得数字传输分析仪成为工程师和技术人员优秀的数据分析工具。

5. 简单易用数字传输分析仪的操作界面通常都非常简单直观。

操作人员只需根据提示进行操作，就可以轻松完成信号测试和分析。

2011年E 题 简易数字信号传输性能分析仪摘要：本设计给出了一个基于Altera Cyclone II 系列FPGA 开发芯片EPIC3T144CB 的系统，利用D 触发器级联产生m 序列数字信号和伪随机信号，用分频器实现信号10kbs 步进，信号通过一个由运放OP27构成的二阶低通滤波器，模拟信号传输信道，然后与伪随机序列进行相加，信号处理模块为由FPGA 开发板构成的接收器，用Verilog 语言编程实现适当滤波和同步时钟提取，观察眼图分析信号特性。

经测试，低通滤波器截止频率保持在10%误差内，放大增益可调范围较大。

关键词：Cyclone II FPGA m 序列 低通滤波器一、方案论证1、数字信号发生器和伪随机信号发生器经分析，数字信号发生器部分要求产生一个码元多项式为()x x x x f 84321x ++++=的m 序列信号，有如下方案。

方案一：利用集成电路芯片搭接而成，其中，要同时实现时钟源Vclock -1和传输码元的两个分立元件电路。

此方案结构简单、电路可靠、成本低且易于实现，但特别需要注意时钟源的稳定、干扰和芯片的最高工作频率，且实际调试中振荡最高频率一般只能达到几百KHz ，伪随机信号需10MHz ，不能同时实现码元信号和伪随机信号的产生。

方案二：利用单片机编程实现序列的产生。

按照生成码多项式的要求利用C 语言编程，随着m 序列位数的增加编程愈发复杂，调试困难，而且单片机难以承受10MHz 的信号频率，不能产生伪随机信号。

方案三：利用基于FPGA 的Verilog 语言编程实现序列的产生。

根据信号的产生原理，利用触发器易于实现，编程易于调试和实现，速度快。

综上所述，考虑实现精度、简易程度、调试效率和数据率10kbs 步进可调的要求，用软件易于实现，我们选用方案三。

2、低通滤波器模块方案一：由于要求滤波器的通带增益AF在0.2～4.0 范围内可调，可以用可变增益放大器AD603和开关电容滤波器MAX297 实现低通滤波器，根据MAX297输入时钟的不同来达到10kbs 步进可调的目的。

简易数字信号传输性能分析仪E题：简易数字信号传输性能分析仪摘要本系统是由DSP技术以及CPLD的硬件编程技术实现的简易数字信号传输性能分析仪，主要包括信号产生电路、低通滤波电路、噪声叠加电路、数字信号解码以及眼图显示四部分。

信号发生器采用Verilog HDL将模拟硬件电路逻辑综合在CPLD芯片中，简化了电路的设计。

在FilterPro仿真软件指导下，通过调整原件参数，使用运放设计有源低通滤波器，使得设计达到要求。

加法电路通过运放将信号和噪声叠加。

使用DSP对信号进行ADC连续采样再通过过零比较捕捉到信号中的跳变沿，分析沿的间距和周期规律就可确定时钟信号的频率，即用PWM将同步信号提取并输出。

再通过编程得出信号的同步时钟频率，依此得出相应的眼图幅度。

通过电路组装、程序编写与调试、采集实验数据与分析等设计环节，顺利完成了题目的基本和发挥部分的要求，并在数字信号发生、动态程序及算法优化设计方面有一定的创新。

关键词：曼彻斯特编码、CPLD、低通滤波、DSP、眼图AbstractThis system is designed based on DSP and CPLD hardware programming technology to realize a simple digital signal transmission performance analyzer, mainly comprises four parts of signal generators, low-pass filters, digital signal analysis and display. Verilog HDL that converts the analog hardware to logic circuit in CPLD chip is adopted in Signal generators to simplify circuit design. The design requirement of low-pass filters is satisfied by adjusting the parameters and using discrete components design under the guidance of FilterPro. Through ADC continuous sampling and the zero crossing comparison by DSP, the signal’s hopping along is captured, by analyzing along the pitch and cycle the frequency of the clock signal can be determined and then uses PWM to tackle extract and output synchronous signal. Through the DSP programming signal synchronous clock frequency can be obtained, and then draw the corresponding eye amplitude. Through the circuit assembly, programming and debugging, gathering of experimental data and analysis, design including the basic and extended requirements are successfully completed, and a certain innovation on the digital signal, dynamic program and algorithm for optimal design.目录简易数字信号传输性能分析仪（E题） (3)1．任务 (3)2．要求 (3)第一章系统方案的选择与论证 (4)1．信源与信道的方案选择与论证 (4)2．信号分析电路的方案选择与论证 (5)3．显示部分的方案选择与论证 (5)第二章理论分析 (5)1.数字信号与伪随机码发生器的设计 (5)2．低通滤波器电路的设计 (6)3．加法电路的设计 (8)4．数字信号分析电路的设计 (8)5．显示电路的设计.. 错误!未定义书签。

简易数字信号传输性能分析仪（E题）作者：杨伟航、高阳、罗超赛前辅导老师：文稿整理老师：摘 要本分析仪由信号发生模块、信道模拟模块和数字信号分析模块三部分组成。

信号发生模块实现m序列数字信号产生和伪随机噪声发生。

信道模拟模块实现了可调的通信信道幅频特性，并模拟了可变幅度随机噪声的叠加。

基于FPGA的数字信号分析模块完成了对输入数字信号的去噪处理，实现了位同步信号的提取，并基于同步信号在示波器上显示眼图以分析信号传输性能，同时测量了眼幅度和眼高。

关键词：FPGA ；m序列；眼图；位同步AbstractThe system is made of signal generating part, channel simulation part and digital signal analyzing part. The signal generating part can generate m-sequence and Pseudo-random noise. The channel simulation part can attenuate or enhance the amplitude and add Pseudo-random noise. The digital signal analyzing part based on FPGA can filter the noise, extract the bit synchronization signal, and display eye diagram, measure the amplitude and height of eye diagram.Keywords: FPGA ; M-sequence; Eye diagram; Bit synchronization一、系统方案论证1.方案比较与选择（1）同步信号提取方式方案一：使用滤波法。

该方法主要应用于不归零二进制序列的同步信号提取。

数字传输分析仪(Function of digital transmissionanalyzer)数字传输分析仪又称为数字通信分析仪，它是一种专门用于数字通信系统分析与测试的仪器。

数字传输分析仪的主要作用是对通信信号进行解码、分析和检测。

数字传输分析仪具有以下几个功能特点。

1.解码能力数字传输分析仪主要用于数字通信系统的功能测试和故障分析，因此其解码能力是其最基本的功能。

在数字传输中，不同类型的数字信号的编码方式不同，而数字传输分析仪通过对数字信号进行解码，可以使用户了解到数字信号内部数据内容、格式和通讯效果等关键信息，从而判断传输是否正常。

2.测试速度快数字传输分析仪在测试速度方面比传统的测试仪器更加出色。

首先，数字传输分析仪可以同时对多路信号进行分析，从而进一步提高了测试效率。

其次，数字传输分析仪具有高精度、高稳定性的运行特性，在测试速度和精度之间达到了较好的平衡，可以满足用户在测试各种异构性数字通信系统和不同速率信号时必要的测试速度和精度要求。

3.支持多种协议随着数字通信技术的不断发展和进步，数字传输分析仪还应该支持不同的数字通信协议。

例如SONET、SDH、ATM、Ethernet、FDDI等。

数字传输分析仪具有强大的协议解析和分析能力，用户可以在同一设备上完成不同协议的测试和分析，从而提高了数字传输测试的效率和准确性。

4.提供完整的数据记录数字传输分析仪可以提供完整的数据记录，包括错误数量分布图、统计表格、历史曲线等。

这些数据记录可以帮助用户更好的了解数字信号质量状况和性能瓶颈，从而快速定位异常故障并对其进行优化和改进。

5.显示效果清晰数字传输分析仪大多配备了高品质的液晶显示屏，可以实时显示传输参数、信号时序、通信状态等。

同时，数字传输分析仪可以提供全球范围内的语言支持，方便不同语言用户的使用。

数字传输分析仪是数码通信中不可或缺的仪器，其功能之强大、智能化、快速、稳定等特点，极大的提高了通信技术的发展和应用。

简易数字信号传输性能分析仪的设计摘要：本设计是将数字基带信号通过模拟信道进行传输，接收端通过数字信号分析电路检测数字信号传输性能。

在发送端，利用特定反馈函数的8位移位寄存器产生数字基带信号和利用12位移位寄存器产生数字噪声。

利用运放设计3种不同截止频率的模拟滤波器实现信道模拟。

将通过模拟滤波器的信号与噪声相加送到分析电路进行处理。

在分析电路部分，利用锁相环进行同步时钟的提取，最后利用得到的同步时钟观察接收信号的眼图，通过眼图的观察来评判信道的优劣程度。

关键词：数字基带信号数字锁相环同步时钟眼图引言:数字信号的传输有基带和频带两种。

数字通信的优势在于其安全性和可靠性。

同步技术在数字通信中起着重要作用。

本设计主要考虑数字基带信号通过模拟信道叠加数字噪声后的同步时钟的提取和性能的分析。

1方案比较与论证1.1方案描述首先设计制作一个数字信号发生器，产生时钟信号V1-clock和m序列的数字信号V1，数字信号通过模拟低通滤波器（即模拟信道），该滤波后的信号与伪随机信号发生器产生的伪随机信号（即模拟的干扰信号）通过加法器合成信号V2a。

如图1所示。

基础部分，将开关S闭合，将同步信号V1-clock与V2a输入到双踪示波器，观察眼图，分析、估计和调整系统的性能。

发挥部分，将开关S断开，数字信号发生器将产生的m序列信号进行曼切斯特编码，将编码后的信号通过三个低通滤波器，再与伪随机信号V3合成信号V2a，并通过一个数字信号分析电路，该分析电路具有对曼切斯特码解码和提取同步信号的功能，并且在低信噪比条件下正确显示V2a信号的眼图。

1.2m序列发生器的选择方案一：硬件电路实现。

采用线性反馈移位寄存器通过加法器的逻辑组合电路实现。

该电路具有产生序列速度快特点和硬件电路固有的不便修改特性，且只能对一些特殊的本原多项式有效。

方案二：软件电路实现。

采用FPGA设计产生m序列发生器。

通过写入VHDL语言，在FPGA中实现m序列移位寄存器结构，并最终产生m序列。

2Mbit/s(E1 )数字传输分析仪产品特点：●全中文菜单，大屏幕显示，操作简便；●多任务工作，快捷键操作；●自动搜索信号结构、测试图案和图案极性；● 告警、误码具有直方图分析，分辨率精确到1秒，可任意缩放；● G.703模板功能；● 同时测试两个2M口，双向监听；● 自动保护倒换（APS）测试；● 图案滑动测试；● 时钟滑动测试；● 时钟拉偏测试；● 最高达7个测试设置存储，436个测试结果储存，并可进行掉电记忆；● 可与PC机通信，实现在微机上存储，打印测试数据，可直接连接到微机；●软件网上升级；主要功能：◇工作方式◆ 中断业务误码测试；◆ 在线业务误码测试；◆ 通过方式；◇成帧和非成帧信号的发生和接收；◇2Mbit/s非成帧误码性能测试；◇2Mbit/s成帧nx64k通道误码性能测试；◇图案滑动测试；◇环路延时测试；◇音频测试，语音监听◇自动保护倒换（APS）测试◇线路信号频率测试；◇信道电平、频率测试；◇误码性能测试：◆ 帧误码（FAS ERR）◆ 比特误码（BIT ERR）◆ CRC-4误码◆ 编码误码（COD ERR）◆ E比特误码（E-ERR）；◇告警测试◆ 信号丢失（SIG LOS）◆ 告警指示（AIS）◆ 帧丢失（FAS LOSS）◆ 图案丢失（PATT LOSS）◆ 远端告警（RA）◆ 复帧远端告警（MFRA）◇显示功能信令状态显示；信道内容显示；信道忙闲显示；时隙内容分析；◇告警、误码直方图分析；◇G．821、G．826、M．2100误码性能分析；◇三种时钟选择（内部，外部，提取）◇三种输入方式：终接，桥接，监测；◇RS232接口打印结果SL3000B 增加以下功能◇时钟滑动测试◇外部时钟提取◇双向监听◇双路测试SL3000C增加以下功能◇G.703模板分析◇时钟拉偏测试SL3000D 增加以下功能◇ 同向64k，V.35, V.24同步，X.21，V.11测试技术指标:发送端输出接口：75Ω平衡、120Ω平衡，符合G.703要求信号结构：非成帧成帧（PCM30，PCM31，PCM30CRC，PCM31CRC）成帧信号符合G.704 nx64kbit/s结构线路编码：HDB3或AMI信号速率：2048kbit/s内时钟准确度：优于ppm±10时钟方式：内部、外部、提取输出固有抖动：小于0.05UI(20Hz~100kHz)测试码型：伪随机序列2E9-1、2E11-1、2E15-1符合ITU-T0.151人工码8bit 空闲时隙码型：8bit人工码误码插入：FAS ERR 单次、连续2、连续3、连续4BIT ERR 单次、10E-3、10E-4图案滑动：PAT SLIP接收端信号输入口阻抗：终接：75Ω非平衡、120Ω平衡，发射损耗符合G.703跨接：非平衡大于750，平衡大于1200ΩΩ监测：监测输入灵敏度20dB信号输入口均衡特性：0-9dB信号入口抖动容限：符合G.823输入口抗干扰能力：符合G.703信号结构：非成帧成帧（PCM30、PCM31、PCM30CRC、PCM31CRC）成帧信号符合G.704 nx64kbit/s结构线路编码：HDB3或AMI信号速率：2048kbit/ppm±50测试码型：伪随机序列2E9-1、2E11-1、2E15-1符合ITU-T0.151人工码8bit 空闲时隙码型8bit人工码频率测试：测试线路信号频率，测试话路通道信号频率电平测试：测试线路信号电平，测试话路通道信号电平误码检测：帧误码（FAS ERR）、比特误码（BIT ERR）、CRC-4误码性能测试、编码误码（COD ERR）告警检测：AIS、SIG LOSS、RA、MRA、FAS LOSS、CRC LOSS、PATT LOSS 滑码检测：码型滑码（PAT SLIP）时钟滑码（CLK SLIP）环路延时测试：测试环路延时性能误码性能分析：G．821、G．826、M．2100外时钟输入端口阻抗：终接：75Ω非平衡、120Ω平衡，反射损耗，符合G.703 跨接：非平衡大于750，平衡大于1200ΩΩ外时钟输入端口信号：HDB3/AMI信号，符合ITU-TG.703脉冲信号，峰值大于2.5V供电1. 仪表专用适配器----SUNLEADS MODEL：101电源输入：AC220V，50Hz电源输出：DC10V、1A2. 仪表内部充电电池----3500mAh 6V 镍氢可充电电池工作时间：6小时充电：关机时充电4小时，开机时充电12小时其它可操作温度范围5℃~40℃外型尺寸：180x150x42mm重量：900g附：型号对照表。

简易数字信号传输性能分析仪设计报告摘要：系统核心内容是位同步提取信号，通过利用FPGA自身锁相环完成。

系统以2片FPGA 芯片为核心，完成信号的生产和对信号的分析。

一块产生m序列的数字信号与m序列的伪随机信号，数字信号通过TTL电平转换，再经过可调低通滤波器，低频段信号与伪随机干扰信号叠加，模拟信号再经过AD转换，数字信号就直接进入数字信号分析电路进行处理。

然后再引出数输出信号和同步提取信号，通过示波器显示出眼幅度。

数字信号分析电路在FPGA里面生成，由VHDL语言实现。

该设计思路新颖，运用曼彻斯特编码传输信号波形，最后再解码分离出原信号，抗干扰性好，人机交互界面友好。

关键字： FPGA 数字信号滤波器位同步目录1方案设计与论证 (2)1.1数字信号发生器的设计方案 (2)1.2实现位同步的方法 (2)2 理论分析与设计 (2)2.1低通滤波器 (2)2.2位同步 (3)2.3 眼图 (3)2.4 总设计流程框图 (3)3 方案实现 (4)3.1 硬件部分 (4)3.1.1自制直流电源模块 (4)3.1.2 滤波器模块 (5)3.1.3 增益可调模块 (7)3.1.4 衰减器模块 (9)3.1.5 加法器模块 (10)3.1.6 AD转换器模块 (11)3.2 软件部分 (12)3.2.1 m序列数字信号的产生 (12)3.2.2 位同步信号的提取 (13)4 测试方案与结果 (14)4.1测试仪器 (14)4.2测试数据 (14)4.3问题讨论 (16)5 总结 (16)参考文献 (16)附录 (16)附录1 元件清单 (17)附录2 PCB图 (18)1方案设计与论证1.1数字信号发生器的设计方案方案一：用EWB生成数字信号发生器用四位二进制同步计数器74163和八选一数据选择器74151构成序列信号发生器实验电路，计数器状态输出端口接在数据选择器的地址输入端C，B，A，要输出的序列信号接对数据选择器的数据输入端。

YHD610 数据传输分析仪1. 产品概述YHD610 数据传输分析仪是一款手持仪表，外形小巧，大屏幕26万色彩屏，触摸和导航键操作于一体，多种语言显示；采用多接口集于一体设计，满足各种用户的需求特点，将E1、64K、T1、电力远动、网络IP Ping和V系列接口数据通信电路测试功能完美地组合在一起，用于对以上电路数据传输质量进行全面的分析、测量和评估；测试速率不仅仅包含从50b/s~2048kb/s数字信号，还包括电力远动模拟信号测试，除了支持常规数据通道误码监测测试功能外，还提供了对数据通道的环路时延、倒换时间、信号波形、信号抖动、信号电平的测试和分析功能，主要用于MSTP、SDH、PDH、PCM、DTU、DDN、Modem、数据协议转换器设备的研制、生产、安装、认证和维护测试；当然也满足T1标准测试。

2. 应用范围1) 通信设备数据传输质量测量2) 通信设备厂商研究3) 工程数据业务开通4) 设备和传输线路检修5) 运营商日常维护3. 产品特点1) 体积小，携带方便2) 多种接口集于一体，适应数字、模拟电路多领域测试3) 数据电路、线路全面测试功能4) bit、Code、FAS、CRC多种类型误码监测及分析5) 采用4.3寸宽屏幕真彩触摸显示6) 中文简体、英文和中文繁体多种语言任意切换7) 触摸和导航键一体，操作得心应手8) 智能自动保护；节电设计；自动屏保9) 采用行业内嵌入式系统设计的高性能、低功耗的32位微处理器10) 可充电锂电池，续航8小时以上11) 不开机可查看电池电量12) 支持U盘拷贝数据13) 内置2G容量记录存储空间，可扩展最高16G14) 可在线升级软件15) 全面的PC机数据管理系统16) 自动测试功能4. 产品功能◆E1功能✓中断业务、在线业务、通过业务、PCM音频、环路时延(同时测试8次结果)和倒换时间测试✓多种告警具有独立的指示灯和屏幕状态告警指示：无信号；AIS；帧丢失；复帧丢失；对告；图案丢失；误码；历史告警。

目录1.概述 (3)2.仪表外观及组成 (4)2.1 前面板 (4)2.2 后面板 (8)2.3 侧面板 (9)2.4 上侧面板 (9)3.主菜单 (10)3.1 菜单选择 (10)3.2 快捷键 (11)4.测试设置 (12)4.1 Tx/Rx1/DATA端口设置 (12)4.2 CLK/Rx2端口设置 (18)4.3 其它设置 (20)4.4 打印设置 (22)5.专业设置 (23)5.1 帧信息设置 (23)5.2 同步信息设置 (24)5.3 ABCD设置 (24)6.测试结果 (25)6.1 常规测试结果 (25)6.2 直方图 (30)6.3 音频测试结果 (31)6.4 监听测试结果 (32)6.5 时延测试结果 (32)6.6 APS测试结果 (33)6.7 时隙分析结果 (34)6.8 G.703模板结果 (36)7.档案管理 (37)7.1 测试设置存取 (37)7.2 测试结果存取 (38)8.仪表设置 (39)8.1 显示设置 (39)8.2 打印设置 (39)8.3 时间设置 (40)9.应用举例 (40)9.1 2Mbit/s通道停业务误码测试。

(40)9.2 2M/s通道开业务误码测试 (41)9.3 64kbit/s通道测试 (42)9.4 时延测试 (44)9.5 音频测试 (45)9.6 数据测试 (45)9.7 自动保护倒换（APS）测试 (46)10.主要技术指标 (48)1. 概述2M数字传输性能分析仪，适用于数字传输系统的工程施工、工程验收及日常维护测试。

其性能可靠稳定、功能齐全、体积小巧，采用大屏幕中文显示，操作简洁容易。

2M数字传输性能分析仪可对2Mbit/s接口数字通道、同向64k、RS232、RS485、RS449、V.35、V.36、EIA530、EIA530A、X.21接口数字通道进行测试，具有两个2Mbit/s接口，可同时对两条通道进行测试。

2011年全国大学生电子设计竞赛简易数字信号传输性能分析仪（E题）【本科组】2011年9月6日摘要本系统基于Xilinx Spartan 系列FPGA 设计的一个简易数字信号传输性能分析仪，ISE环境下使用V erilog语言编程，产生m序列，并且可以数据率10K~100K 的变化，从而实现数字信号发生器和为伪随机信号发生器。

利用信号经过低通滤波器和对伪随机信号的衰减求和来模拟传输信道。

数字信号分析电路利用锁相环来提取同步时钟，以此显示数字信号的眼图。

关键词：FPGA；m序列；信道模拟；低通滤波；锁相环；眼图；目录1系统方案 (1)1.1 信号发生模块的论证与选择 (1)1.2 低通滤波器的论证与选择 (1)1.3 电源模块的论证与选择 (2)2系统理论分析与计算 (2)2.1 低通滤波器设计 (2)2.1.1 定义: (2)2.1.2带外衰减: (2)2.2 m序列数字信号 (2)2.2.1 定义： (2)2.2.2 特性： (3)2.2.3 产生： (3)2.3同步信号提取 (3)2.3.1 定义： (3)2.3.2 原理： (3)2.3.3 通过数字锁相环同步频率 (4)2.4眼图显示方法： (4)2.42成因： (4)2.43 作用： (4)3电路与程序设计 (4)3.1电路的设计 (4)3.1.1系统总体框图 (4)3.1.2 数字信号发生子系统框图与电路原理图 (5)3.1.3 信号处理子系统框图与电路原理图 (6)3.1.4电源 (7)3.2程序的设计 (8)3.2.1程序功能描述与设计思路 (8)3.2.2程序流程图 (8)4测试方案与测试结果 (10)4.1测试方案 (10)4.2 测试条件与仪器 (11)4.3 测试结果及分析 (11)4.3.1测试结果(数据) (13)4.3.2测试分析与结论 (15)附录1：电路原理图 (16)附录2：源程序 (17)简易数字信号传输性能分析仪（E题）【本科组】1系统方案本系统主要由信号发生模块、低通滤波器模块、电源模块、数字信号分析模块，组成，下面分别论证这几个模块的选择。