第4章-总线结构与时序PPT课件

需要一个总线周期，复杂指令就需要较多的总线周期。
8086最基本的总线周期是CPU与MEM或I/O进行通信。
一个基本总线周期由4个时钟周期（T1，T2，T3，T4）构成。 T1：CPU从地址/数据线上送出地址。 T2：地址撤消。若是CPU读：地址/数据线是高阻；
若是CPU写：地址/数据线是数据。
T3：数据稳定在总线上，在T3与T4交界处采样数据，进入T4状态。 T4：结束状态。
系统总线：也称为I/O总线，是传统的通过总线扩展卡连接外部 设备的总线。由于速度慢，其功能已经被局部总线替代。
通信总线：也称为外部总线，是微机与微机，微机与外设之间 进行通信的总线。
.
5
4.1.3 总线的主要性能参数
1. 总线频率： 2. 以MHz表示的工作频率，是总线速率的一个重要参数。 2. 总线宽度：指数据总线的位数。 3. 总线的数据传输率 = (总线宽度/8位)×总线频率
第4章 微机总线结构与时序
主讲：李武森
南京理工大学 电光学院
.
1
主要内容
4.1 总线概述 4.2 8086/8088CPU总线时序 4.3 PCI总线 4.4 通用串行总线USB
本章重点： 8086/8088系统组织；PCI和USB总线。
.
2
4.1 总线概述
4.1.1 总线标准的概念与特性
总线：是在模块和模块之间或设备与设备之间的一组进行互 连和传输信息的信号线，信息包括指令、数据和地址。
的时间。
8086/8088微处理器有两种总线操作周期：读总线周期和写总
线周期。 8086/8088的一个基本总线周期由4个时钟周期组成。
.
10
⒊ 指令周期(Instruction Cycle) 指令周期反映了执行一条指令所需要的时间。 一个指令周期通常由若干个总线周期组成。 不同指令的执行时间不同，即周期长短不一样。简单指令只
3．数据传送阶段：
主模块和从模块间进行双（单）向数据传送
4．结束阶段：
主、从模块均撤出总线
.
7
二、总线传送控制 clk
1.同步方式
主
从
优点：1）电路简单 2）适合高速设备的数据传输
缺点：高速设备和低速设备间只能用低速设备的速度来传输数据
2.半同步方式
clk
wait/ready信号是单 向的，不是互锁的。
.
11
4.2.1 8086/8088典型时序分析 一、8086存贮器读时序
1. ALE
2. BHE
图 8286与8088的连接
.
12
3. DEN 4. DT/R
.
13
.
14
T1状态 ① M/IO信号确定CPU是要从MEM还是I/O端口读数据且一直保持 到本总线周期结束。
② CPU在T1通过地址线输出地址，这些地址值要保持到T2状态。 ③ 地址值必须锁存，锁存信号用ALE。
例：PCI总线的总线频率为33.3MHz，总线宽度为64位的情况下 ，总线数据传输率为266MB/s 。
.
6
4.1.4 总线操作和总线传送控制
一、总线操作的4个阶段
1. 总线请求和仲裁阶段：
主模块向总线仲裁机构提出总线使用申请，总线仲裁机构决 定使用总线的主模块。
2．寻址阶段：
拥有总线使用权的主模块发出本次要访问的从模块的地址及有 关命令，该从模块被选中并启动。
4.时间特性:定义每一根线在什么时候有效，这和总线操作的时序有关。
.
3
4.1.2 总线的分类
1) 按总线功能或信号类型划分为：
数据总线: 双向三态逻辑，线宽表示了总线数据传输的能力。 地址总线: 单向三态逻辑，线宽决定了系统的寻址能力。 控制总线: 就某根来说是单向或双向。控制总线最能体现总线
总线标准：指芯片之间、扩展卡之间以及系统之间，通过总 线进行连接和传输信息时，应该遵守的一些协议与规范。
总线标准的特性如下：
1.物理特性: 总线物理连接方式(电缆式、蚀刻式），总线根数、插头和插座
形状，引脚排列等。
2.功能特性: 描述一组总线中每一根线的功能。
3.电器特性:定义每根线上信号的传递方向以及有效电平范围。一般定义送入CPU的 信号为输入信号，从CPU中送出的信号是输出信号。低电平有效的信号用信号名后 带#来表示。如CS#、REQ#。
当CPU执行指令时，送出一系列的控制信号，这些控制信号在 时间上的关系称为CPU时序。
从时序角度考虑，微处理器的执行工作可分作三种类型的周期：
1.时钟周期(Clock Cycle) 时钟周期也称为T状态，是微处理器动作处理的最小时间单位。
时钟周期值的大小是由系统时钟（晶振频率）确定的，T=1/f。
2.总线周期(Bus Cycle，由若干时钟周期组成，也称机器周期。） 总线周期是指微处理器对MEM或I/O端口完成一次读或写所需要
④ BHE信号也要锁存。
⑤ DT/R输出为低电平，表示本总线周期的数据总线方向是由外 向CPU内传送数据。 T2状态
⑥⑦⑧ 在T2状态，地址信号消失，AD15－AD0进入高阻状态，为 数据读入作准备；而A19/S6－A16/S3及BHE/S7引脚输出状态信号S7~S3。
⑨ RD输出低电平信号表示读操作，数据送往数据总线。
⑩ DEN信号也在T2状态变低，表示数据允许。
T3状态
在T3状态，来自MEM或I/O的数据被送到数据总线，CPU在T3
状态结束时读取数据总线上的数据. 。
15
TW状态 当系统中采用的MEM或I/O接口速度较慢，不能用最基本的
总线周期执行读操作时，系统就要根据READY信号进行采样。 如果READY为高电平，则下一个状态为正常的T4状态； 如果READY为低电平，表示数据还未有效，则下一个为插入
特点，决定总线功能的强弱和适应性。
.
4
2) 按总线的分级结构分为：
CPU总线：微机系统中速度最快的总线，主要在CPU内部，连 接CPU内部部件，在CPU周围的小范围内也分布该总线，提供 系统原始的控制和命令。
局部总线：在系统总线和CPU总线之间的一级总线，提供CPU 和主板器件之间以及CPU到高速外设之间的快速信息通道。
主
从
wait/ready
.
8
3. 异步方式
• 比同步方式慢 • 总线频带窄 • 总线传输周期长
REQ
主
从
ACK
4.分离方式
总线读周期分成两个子周期
• 寻址子周期
clk
• 数据传送子周期
address data
在两子周期之间，退出总线，从设备准备数据。
.
9
4.2 8086/8088CPU总线时序
微处理器时序概念