下载文档原格式
《集成电路设计》课程设计报告基于HSPICE的晶体管级电路设计与仿真题目：CMOS2-4译码器设计与HSPICE仿真学院专业班级学生姓名指导教师提交日期目录一、设计目的 (1)二、设计要求和设计指标 (1)三、设计内容 (1)CMOS2-4译码器原理及电路设计 (1)门级设计 (1)门的CMOS实现 (2)仿真结果与分析 (5)四、总结 (7)五、主要参考文献 (10)一、设计目的熟悉《数字集成电路设计》课程,学习Hspice软件的使用，以及.sp文件的编写，进一步理解掌握CMOS设计组合逻辑电路与时序逻辑电路的基本知识，继而熟练地运用半导体集成电路知识。
二、设计要求和设计指标（1）了解C2MOS 主从正沿触发寄存器的电路结构、电路原理；（2）了解电路具体参数，包含的晶体管数目、晶体管尺寸、连线情况等；（3）利用HSPICE软件，编写.sp 文件；（4）仿真该sp 文件，得出描述电路性能的函数图线、波形等参数；（5）在具体的软硬件实验环境中，进行设计模拟、仿真和调试，解决设计调试中的具体问题；得出结论，并完成设计。
三、设计内容CMOS2-4译码器原理及电路设计门级设计译码器是组合逻辑电路的一个重要器件，把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。
译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
而CMOS2-4译码，是将其输入的两位二进制代码“00”“01”“10”“11”进行翻译，从而控制电路的输出线路，实现四路译码的过程。
其真值表如图表1所示：A B Y0Y1Y2Y3000111011011101101111110图表1由图表1可以得到CMOS2-4译码器的布尔表达式为：Y0=Y1=Y2=Y3=从而可以得到CMOS2-4译码器门级设计的电路图，如图表2：123U1A 12U5A123U6A123U2A 12U4A123图表2这样，通过两个非门和四个与非门就可以实现如图表1中的真值表所示的逻辑功能。
实验报告课程名称：集成电路原理实验名称：模拟集成电路版图设计与验证小组成员：实验地点：科技实验大楼606实验时间：2017年6月19日2017年6月19日微电子与固体电子学院一、实验名称：模拟集成电路版图设计与验证二、实验学时：4三、实验原理1、电路设计与仿真实验2内容，根据电路的指标和工作条件，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。
2、工艺设计根据电路特点结合所给的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。
3、版图设计按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在Candence下的版图编辑器内。
并优化版图结构。
四、实验目的本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置，为IC设计性实验。
其目的在于：1、根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。
2、学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。
通过该实验，使学生掌握CMOS模拟IC版图设计的流程，加深对课程知识的感性认识，增强学生的设计与综合分析能力。
五、实验内容1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、根据实验2所得参数，自主完成版图设计，并掌握布局布线的基本技巧。
3、整理版图生成文件，总结、撰写并提交实验报告。
六、实验仪器设备（1）工作站或微机终端一台（2）EDA仿真软件1套七、实验步骤1、根据实验指导书掌握Cadence EDA仿真环境的调用。
熟悉版图编辑器Layout Editor的使用。
了解基本的布局布线方法及元器件的画法。
2、根据实验2所计算验证的两级共源CMOS运放的元器件参数如表1所示，在版图设计器里画出相应的元器件，对V+、V-、V out、V DD、GND的压焊点位置合理化放置，通过金属画线将各个元器件按实验2的电路图合理连接，避免跳线。
CMOS 模拟集成电路设计及HSPICE 使用实验学时：4学时实验一 CMOS 工艺参数测量 一、实验目的：学习和掌握EDA 仿真软件Hspice ；了解CMOS 工艺技术及元器件模型，掌握MOSFET 工作原理及其电压电流特征；通过仿真和计算，获得CMOS 中NMOS 和PMOS 的工艺参数,,,,,p n p n tp tn k k V V λλ，为后续实验作准备。
二、实验内容：1） 通过Hspice 仿真，观察NMOS 和PMOS 管子的I-V 特性曲线；2）对于给定长宽的MOSFET ，通过Hspice 仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式21()()(1)2DSn n n GS tn n DS WI K V V V Lλ=-+，求得对应的工艺参数,,,,,p n p n tp tn k k V V λλ 。
三、实验结果：本实验中所测试的NMOS 管、PMOS 管L=1u ，W 由学号确定。
先确定W 。
W 等于学号的最后一位，若学号最后一位=0，则W=10u 。
所以，本实验中所测试的NMOS 管、PMOS 管的尺寸为：L=1u ，W=（ 8 ）u 。
（1） 测0.5um 下NMOS 和PMOS 管的I-V 特性曲线所用工艺模型是 TSMC 0.50um 。
所测得的Vgs=1V 时，NMOS 管Vds 从0V 到2.5V 变化时的I-V 特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V CharacteristicM1 OUT IN 0 0 CMOSn L=1U W=8UVIN IN 0 1VOUT OUT 0 1.2.OPTIONS LIST NODE POST*.DC VOUT 0 2.5 0.1.DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M1).LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END所测得的NMOS 管电流曲线为：所测的数据如下表：Ids Vds1V 1.5V Vgs 1V65．4uA 66．5 1.2V14．014．4根据公式21()()(1)2DSn n n GS tn n DS I K V V V Lλ=-+，计算,,n n tn k V λ，分别为： -611910,0.028, 1.37n n tn k V λ≈⨯≈≈测试PMOS 管相关参数，Hspice 中仿真用源文件（.sp 文件）为： POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.OPTIONS LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END所测得的PMOS 管电流曲线为：所测的数据如下表：Isd Vsd1V 1.5VVsg 1V 1．17 1．181.2V 4．87 5．15计算TSMC 0.50um 工艺中 pmos 参数p p tp ，分别为：-654.8910,0.017,0.927p p tp K V λ≈⨯≈≈综上所述，可得：TSMC 0.50um 工艺参数=n λ0.028=p λ0.017=tn V 0.37V=tp V 0.927V2/119V A K n μ=2/89.54V A K p μ=四、思考题2） 不同工艺，,p n λλ不同。
ASIC课程设计——MOS输出级电路设计与Hspice仿真————————————————————————————————作者：————————————————————————————————日期：目录一．背景介绍 (1)二．设计要求与任务 (2)三．电路原理及设计方法 (2)1．电阻负载共源级放大器电路原理分析 (3)2．有源负载共源放大器设计方法 (5)四．HSpice软件环境概述 (7)1．简介 (7)2．特点 (8)3．界面预览 (8)五．设计过程 (10)六．结果和讨论 (11)七．设计心得 (12)八．库文件程序附录 (13)一．背景介绍ASIC是Application Specific Integrated Circuit的英文缩写，在集成电路界被认为是一种为专门目的而设计的集成电路。
ASIC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计已经发展到现在先进的可以全自动实现的过程。
在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。
是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC分为全定制和半定制。
全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。
如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。
半定制使用库里的标准逻辑单元（Standard Cell），设计时可以从标准逻辑单元库中选择SSI（门电路）、MSI（如加法器、比较器等）、数据通路（如ALU、存储器、总线等）、存储器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。
现代ASIC常包含整个32-bit处理器，类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC（片上系统）。
实验报告课程名称：集成电路原理实验名称：CMOS模拟集成电路设计与仿真一、实验名称：CMOS模拟集成电路设计与仿真二、实验学时：4三、实验原理1、转换速率（SR）：也称压摆率，单位是V/μs。
运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。
2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。
4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。
6、输出电压摆幅：一般指输出电压最大值和最小值的差。
图1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路，Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系：转换速率：SR=I5I I第一级增益：I I1=−I I2I II2+I II4=−2I I1I5(I2+I3)第二级增益：I I2=−I I6I II6+I II7=−2I I6I6(I6+I7)单位增益带宽：GB=I I2I I输出级极点：I2=−I I6I I零点：I1=I I6I I正CMR：I II,III=I II−√I5I3−|I Iℎ3|(III)+I Iℎ1,III负CMR：I II,III=√I5I1+III5,饱和+I Iℎ1,III+I II饱和电压：I II,饱和=√2I III功耗：I IIII=(I8+I5+I7)(I II+I II)四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
实验报告课程名称：集成电路原理实验名称： CMOS模拟集成电路设计与仿真一、实验名称：CMOS模拟集成电路设计与仿真二、实验学时：4三、实验原理1、转换速率（SR）：也称压摆率，单位是V/μs。
运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。
2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。
4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。
6、输出电压摆幅：一般指输出电压最大值和最小值的差。
图1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路，Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系：转换速率：第一级增益：第二级增益：单位增益带宽：输出级极点：零点：正CMR：负CMR：饱和电压：功耗：四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
其目的在于：∙根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。
∙学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。
五、实验内容1、根据设计指标要求，针对CMOS两级共源运放结构，分析计算各器件尺寸。
2、电路的仿真与分析，重点进行直流工作点、交流AC和瞬态Trans分析，能熟练掌握各种分析的参数设置方法与仿真结果的查看方法。
3、电路性能的优化与器件参数调试，要求达到预定的技术指标。
实验二CMOS模拟集成电路设计与仿真实验二 CMOS 模拟集成电路设计与仿真CMOS（Complementary Metal-Oxide-Semiconductor）模拟集成电路（Analog Integrated Circuits）是一种基于金属-氧化物-半导体结构的集成电路技术。
在本实验中，我们将学习并实践CMOS模拟集成电路的设计和仿真，以加深对其原理和应用的理解。
通过此实验，我们将能够熟练掌握CMOS模拟集成电路设计与仿真的基本流程与方法。
一、实验目的本实验旨在通过设计和仿真CMOS模拟集成电路，加深对其工作原理的理解，掌握电路设计与仿真的基本方法。
二、实验原理CMOS模拟集成电路是一种基于n型和p型MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）的电路。
通过调节不同MOS管的工作状态，可以实现不同的电路功能。
其中，n型MOS管的主要特点是电导率高，适用于放大增益较大的部分；p型MOS管的主要特点是电导率低，适用于控制电流流动的部分。
三、实验步骤1. 电路设计：根据实际需求，确定设计所需的CMOS模拟集成电路。
在设计前，应先详细了解电路的功能、性能及工作原理，确定所需的器件数目和性能参数。
2. 电路布局：根据设计要求，将设计的各个电路模块在模拟集成电路上进行布局，合理安排电路的位置和空间，以保证电路的稳定性和性能。
3. 电路连接：按照布局图，将所需的电路模块进行连接，确保各个模块之间信号的正确传输和电路功能的正常实现。
4. 电路仿真：使用专业的仿真软件，将设计好的CMOS模拟集成电路进行仿真，验证其电路性能和功能。
在仿真过程中，应注意选择合适的仿真参数和验证方法，以保证仿真结果的准确性和可靠性。
5. 仿真分析：根据仿真结果，对电路的性能和功能进行分析和评估。
如果发现问题或改进的空间，可以根据分析结果进行相应的调整和优化。
6. 总结与展望：根据实验结果和分析，总结实验过程中的经验和教训，提出可能的改进和未来的研究方向。
摘要镜像电流源是一种可以提供稳定电流的电源器件。
主要用于有源负载，也可以利用其对电路中的工作点进展偏置，以使电路中的各个晶体管有稳定、正确的工作点。
在理想状态下其工作电流大小不会受到外接负载的阻抗大小的影响。
也不会受到周围环境温度、压力、湿度等条件影响。
但实际电流源会受到一些因素影响而造成非理想。
为了研究电流源特性，我们利用Hspice对威尔森电流镜进展仿真讨论其特性，并仿真改良型电路得出结论。
Tanner集成电路设计软件是由Tanner Research公司开发的基于Windows平台的用于集成电路设计的工具软件。
根据异或门电路的设计及指标要求，设计电路构造及整体原理图，然后利用Tspice对其进展功能仿真，最后完成幅员设计。
本局部将完成设计标准文档、原理图输入、功能仿真任务、单元幅员、整体幅员、物理验证等。
关键词：Hspice；Tanner；目录引言 (1)第一局部 HSPICE仿真 (2)1 威尔森电流镜 (2)设计原理 (2)1.2 电路图 (2)1.3 程序代码 (3)1.4 仿真结果 (4)2 修整型威尔森电流镜 (6)2.1 设计原理 (6)2.2 电路图 (7)2.3 程序代码 (7)2.4 仿真结果 (9)第二局部幅员设计 (13)3 由门电路构成的两输入异或门幅员设计 (13)3.1 原理图输入 (13)3.2 电路仿真 (14)3.3 幅员设计 (16)3.4 LVS (20)总结 (22)参考文献 (23)引言我们处在信息时代，我们生活时时刻刻都离不开集成芯片，微电子器件与集成电路被广泛地应用于各行各业，而今产业开展的根底性支撑依靠的是设计和制造，从某种方面也决定了一个国家的现代化开展程度。
SPICE〔Simulation Program with Integrated Circuit Emphasis〕是由美国加州大学推出的电路分析仿真软件，是20世纪80年代全球应用最广的电路设计软件，并于1998年被定为美国国家标准。
ASIC 课程设计报告课程名称：ASIC 课程设计实验名称：三输入与非门的设计与 Hspice仿真姓名：学号:班级：指导教师：合肥工业大学电子科学与应用物理学院制一．设计目的学会使用电路设计与仿真软件工具 Hspice，熟练地用网表文件来描述模拟电路，并熟悉应用 Hspice 内部元件库。
通过该实验，掌握 Hspice 的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。
本次课程设计是用Hspice 软件来实现对三位与非门电路的设计与仿真，熟悉用 MOS器件来设计三位逻辑输入与非门电路，了解用 MOS器件设计与 TTL与非门的优缺点。
二．设计原理1、三输入与非门逻辑符号如下图所示：2电路结构此电路功能为三输入与非门形式，输入为A,B,C, 输出为 Y。
用 PMOS 和 NMOS管进行全互补连接方式，栅极相连作为输入，电路上面是三个PMOS 并联， PMOS的漏极与下面 NMOS的漏极相连作为输出， POMS管的源极和衬底相连接高电平， NMOS管的源极与衬底相连接低电平；原理图如下图 2.12、三输入与非门原理三输入端 CMOS与非门电路，其中包括三个串联的 N沟道增强型 MOS 管和三个并联的 P 沟道增强型 MOS管。
每个输入端连到一个 N沟道和一个 P 沟道 MOS管的栅极。
当输入端 A、B、C中只要有一个为低电平时，就会使与它相连的 NMOS管截止，与它相连的 PMOS管导通，输出为高电平；仅当 A、B、C全为高电平时，才会使三个串联的 NMOS管都导通，使三个并联的 PMOS管都截止，输出为低电平。
二、实验步骤HSPICE 简介SPICE（Simulator Program with Integrated Circuit Emphasis，以集成电路为重点的模拟程序）模拟器最初于20 世纪 70 年代在berkeley 开发完成，能够求解描述晶体管、电阻、电容以及电压源等分量的非线性微分方程。
电路原理图设计及H s p i c e实验报告Company Document number：WUUT-WUUY-WBBGB-BWYTT-1982GT电子科技大学成都学院（微电子技术系）实验报告书课程名称：电路原理图设计及Hspice学号：姓名：教师：年06月15日实验一基本电路图的Hspice仿真实验时间：同组人员：一、实验目的1.学习用Cadence软件画电路图。
2.用Cadence软件导出所需的电路仿真网表。
3.对反相器电路进行仿真，研究该反相器电路的特点。
二、实验仪器设备Hspice软件、Cadence软件、服务器、电脑三、实验原理和内容激励源：直流源、交流小信号源。
瞬态源：正弦、脉冲、指数、分线段性和单频调频源等几种形式。
分析类型：分析类型语句由定义电路分析类型的描述语句和一些控制语句组成，如直流分析（.OP）、交流小信号分析（.AC）、瞬态分析（.TRAN）等分析语句，以及初始状态设置（.IC）、选择项设置（.OPTIONS）等控制语句。
这类语句以一个“.”开头，故也称为点语句。
其位置可以在标题语句之间的任何地方，习惯上写在电路描述语句之后。
基本原理：(1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|>|UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出电平.(2)当UI=UIH=UDD时，UGS1=UDD>UTN，V1导通，而UGS2=0<|UTP|，因此V2截止。
此时UO=UOL≈0，即输出为低电平。
可见，CMOS反相器实现了逻辑非的.四、实验步骤1.打开Cadence软件，画出CMOS反相器电路图，导出反相器的HSPICE网表文件。
2.修改网表，仿真出图。
3.修改网表，做电路的瞬态仿真，观察输出变化，观察波形，并做说明。
4.对5个首尾连接的反相器组成的振荡器进行波形仿真。
5.分析仿真结果，得出结论。
五、实验数据输入输出仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos*.tran 200p 20n.dc vin 0 5 1m sweep data=w.print v(1) v(2).param wp=10u wn=10u.data wwp wn10u 10u20u 10u40u 10u40u 5u.enddatavcc vcc 0 5vin in 0 *pulse .2 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=wpm2 out in 0 0 nch l=1u w=wn.altervcc vcc 0 3.end图像：瞬态仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos.tran 200p 20n.print tran v(1) v(2)vcc vcc 0 5vin in 0 pulse .2 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.endcload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.end图像：网表：* lab2d - 5 stage driver.options list node post*.model pch pmos*.model nch nmos.tran 1n 10n.print tran v(1) v(2) i(vcc).global vccvcc vcc 0 5*vin 1 0 pulse .2 3 .5 2n 2n 2n 5n 20n.ic v(1)=5xinv1 1 2 invxinv2 2 3 invxinv3 3 4 invxinv4 4 5 invxinv5 5 1 inv*cd1 6 0 1.75f.subckt inv in outm1 vcc in out vcc PENH l=1u w=20um2 out in 0 0 NENH l=1u w=20u.ends inv.end图像：对5个首尾连接的反相器组成的振荡器进行波形仿真。
CMOS電路模擬與設計－使用Hspice作者：鍾文耀供貨狀況：熱賣中，約4~5個工作天內寄出(不含例假日)出版者：全華科技圖書公司出版日：2003/9/10代理商：全華科技圖書公司ISBN：9572141716書商書號:05106初版膠裝 312頁正20 K 開本書特色1.本書係針對目前應用最廣之線路設計電腦輔助軟體HSPICE，就其原理、結構、元件模型、應用實例－深入介紹。
2.本書內容是按積體電路設計流程所需培養之相關主題編撰，前後各章相呼應，可使讀者掌握積體電路設計之基本功法，更能邁進往日趨重要之混合訊號IC產業設計。
3.本書無論對使用HSPICE己有經驗卻不知其詳細全貌者或初學者，皆有相當大的幫助。
■內容簡介本書係針對目前應用最廣之線路設計電腦輔助軟體HSPICE，就其原理、結構、元件模型、應用實例－深入介紹。
以積體電路設計工程師的角色，就下列重要之設計相關主題做探討；包括HSPICE使用指引、基礎分析與範例探討、HSPICE於元件、、、等章節。
本書無論對使用HSPICE己有經驗卻不知其詳細全貌者或初學者，皆有幫助。
而本書內容是按積體電路設計流程所需培養之相關主題編撰，前後各章相呼應，可使讀者掌握積體電路設計之基本功法，邁進往日趨重要之混合訊號IC設計產業。
本書適用於大學、技術學院電子、電機系「電腦輔助電路分析與模擬」之課程。
目錄1章 HSPICE使用指引1-11-1HSPICE簡介1-21-1-1直流分析1-31-1-2暫態分析1-41-1-3交流小訊號分析1-41-1-4執行HSPICE所需記憶體空間預估1-71-1-5HSPICE核心功能特色1-81-2HSPICE特殊功能探討1-91-2-1極佳的收斂性1-101-2-2電路應用之考慮1-111-2-3各類模型之提供1-111-2-4元件及模型參數調整(SCALING)1-12 1-2-5蒙地卡羅分析1-121-2-6參數化電路元之特性化1-131-2-7元件及電路元之特性1-131-2-8傳輸線之應用1-131-2-9最佳化1-141-2-10元件及IC模型庫1-141-2-11圖形化之處理1-141-2-12極／零點分析1-151-2-13新的半導體元件模型1-151-2-14模型化及分析技巧應用1-161-3HSPICE實例說明1-171-3-1HSPICE輸入檔案結構1-171-3-2電源應用之實例說明1-191-4AvanWaves使用指引1-271-5結論與參考資料1-382章 HSPICE基礎分析與範例探討2-12-1SPICE檔案結構探討2-22-1-1節點、元件及模型2-42-1-2標題、註解與結束敘述2-162-1-3資料敘述(DATASTATEMENTS)2-172-1-4控制敘述(CONTROLSTATEMENTS)2-18 2-1-5輸出敘述(OUTPUTSTATEMENTS)2-202-2SPICE之基礎分析2-262-2-1直流與靈敏度分析2-262-2-2暫態分析與時域響應2-312-2-3交流與頻率響應分析2-382-3SPICE輔助電路分析實例2-402-3-1基本R，L電路2-402-3-2理想放大器電路2-422-4SPICE輔助分析之應用探討2-452-4-1次電路之應用2-452-4-2收斂性之問題與解決途徑2-483章 HSPICE於元件、積體電路及系統之模擬3-1 3-1簡 介3-23-2元件、積體電路及系統模擬特性3-23-2-1元件模擬特性3-23-2-2積體電路模擬特性3-33-2-3系統模擬特性3-33-3模擬技巧探討3-43-4積體電路設計層次的考慮3-73-4-1基本假設3-73-4-2IC設計者使用環境3-73-4-3電路層次之模組化3-93-5系統設計層次的考慮3-143-5-1基本假設3-143-5-2系統設計者使用環境3-143-5-3系統層次之模組化3-163-6電路及模型溫度考慮3-163-7電路實例探討3-183-8結論與參考資料3-214章 元件模型化與特性化之主要考慮4-14-1緒 論4-24-2FET元件模型各世代探討4-34-2-1第一世代元件模型探討4-44-2-2第二世代元件模型探討4-54-2-3第三世代元件模型探討4-64-3模型例子(LEVEL28)探討4-144-3-1BSIM1(LEVEL13)的缺點4-144-3-2LEVEL28的特點4-164-4特別參數擷取與測試電路驗證4-174-4-1測試電路驗證4-174-5最壞情況模型化方法4-184-5-1最壞情況模型化特點4-184-5-2模型選擇與電路設計之相關考慮4-194-5-3最壞情況模型的漂移參數4-214-6結論與參考資料4-235章 頻率響應與極／零點分析5-15-1緒 論5-25-2拉普拉氏轉換分析5-25-2-1頻率響應概述5-25-2-2奈氏臨界頻率之抉擇5-45-2-3拉普拉氏轉換敘述5-55-2-4拉普拉氏帶拒濾波器模擬5-75-3極／零點分析5-95-3-1極／零點理論5-95-3-2極／零點指令敘述5-105-3-3極／零點分析例子5-125-4CMOS運算放大器特性及測試5-17 5-4-1典型的CMOS放大器組態5-17 5-4-2放大器特性探討5-205-4-3放大器測試模擬5-245-5結論與參考資料5-286章 類比與數位電路元特性化6-16-1緒 論6-26-2標準元設計方法簡介6-36-2-1標準元之基本定義6-36-2-2標準元設計方法6-46-3產品資料表參數之決定6-76-3-1數位電路元主要特性探討6-76-3-2類比電路主要特性探討(放大器為例)6-12 6-4數據導引分析6-146-5電路元特性化實例說明6-166-6雙區間逼近方法簡介6-246-6-1設定時間分析實例6-266-6-2時脈最小寬度分析實例6-316-6-3PintoPin延遲時間分析實例6-336-7結論與參考資料6-377章 蒙地卡羅及最壞情況分析7-17-1緒 論7-27-1-1HSPICE良率分析法則7-27-1-2基本統計演算7-37-2蒙地卡羅分析簡介7-47-2-1蒙地卡羅分析之統計分佈7-47-2-2HSPICE蒙地卡羅分析設定7-57-3蒙地卡羅分析實例7-87-4最壞情況分析簡介7-147-4-1模型漂移參數之加入分析7-147-4-2最壞情況分析實例7-177-5結論與參考資料7-218章 從實作中學習HSPICE8-18-1HSPICE基本分析實例8-28-2MOS元件特性化實例8-118-3基本電路元特性化實例8-328-4運算放大器特性化實例8-428-5蒙地卡羅及最壞情況分析實例8-48 8-6時脈信號產生器設計實例8-598-7參考資料8-65。
