一种高效的宽带数字接收机及其FPGA实现

基于FPGA的宽带数字信道化接收机的设计
现代电磁信号环境越来越复杂密集，要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。

而数字信道化接收机不仅可以较好地满足上述要求，还可实现监视信道内信号的全概率截获。

数字信道化过程是宽带数字接收机的核心，目前广泛采用基于多相滤波的数字信道化结构。

这种结构先用高速的模数转换器（A／D）进行数据采样，得
到的高速数据流经抽取降低数据速率后进入多相滤波器组，该滤波器组是由一个原型滤波器调制到多个支路。

现场可编程门阵列（FPGA）中丰富的乘法器、锁存器及数字信号处理算法IP 核等资源，可以非常灵活地实现宽带数字信道化接收处理算法。

本文采用基于多相滤波器的结构实现了一种高效高速的宽带数字信道化接收机，并在Altera 公司的EP3SE110F1152C4 上综合实现，输出载频、相位信息。

1 信道化接收机的基础理论
1.1 信道划分
为建立实信号多信道接收机的数学模型，首先，对实信号的数字谱作如下信道划分：
式（1）中，ωk 为第k 信道的归一化中心角频率；K 为划分信道数。

图1 给出对应k=8 时，实信道的频谱分配情况。

需要指出的是由于实信号的频谱是对称的，所以只有4 个独立的信道。

图1 实信号的信道划分示意图
采用上述方法进行信道划分有些频点无法识别，为确保整个覆盖带宽内无盲区，信道的划分选择相邻信道50％交叠，即扩大每个信道的处理带宽，如图2。

一种超宽带等效采样接收机的设计与实现吴兵;夏浩淼;李武建【摘要】脉冲超宽带雷达回波信号由于带宽大而难以直接采样,通常采用等效时间采样方法来进行模数转换.传统的等效采样接收机大都是基于改变ADC采样时钟的时延来实现等效采样,采样时钟对触发信号会产生亚稳态时序,不可避免地会出现数据误对齐,必须添加辅助的在线或离线校正设计.针对这一问题,设计了一种基于FPGA内置延迟线的超宽带等效采样接收机,FPGA产生延时可调的发射触发信号去控制波形产生系统,基于高速采样保持器和ADC完成回波接收,实现了超宽带射频信号的等效采样,而无数据误对齐问题.接收机的等效采样速率为12.8 GS/s,-3 dB 采样带宽为6.4 GHz,满足脉冲超宽带雷达的应用需求.%It is hard to directly sample the ultra-wideband radar echoes due to its large bandwidth.The equivalent time sampling method is often used to carry out analog to digital conversion (ADC).Traditional equivalent sampling receivers are mostly based on changing the delay of ADC sampling clock to realize equivalent sampling.Due to the metastable state between sampling clock and trigger signal,the received da-ta is misaligned inevitably and the correction algorithm online or offline must be added.To solve this prob-lem,an ultra-wideband equivalent sampling receiver based on internal delay line of FPGA is designed.Based on the received echoes of high speed sample-and-hold and ADC,the equivalent sampling of ultra-wideband RF signal is realized without data misaligning when using the delay-tunable transmitting signal generating by FPGA to control the waveform generating system.The equivalent sampling rate is 12.8 GS/s and - 3 dBsampling bandwidth is 6.4 GHz,meeting the application requirements of UWB radar.【期刊名称】《雷达科学与技术》【年(卷),期】2017(015)004【总页数】6页(P443-448)【关键词】等效采样;数字延迟线;数字接收机;采样保持器【作者】吴兵;夏浩淼;李武建【作者单位】中国电子科技集团公司第三十八研究所,安徽合肥 230088;中国电子科技集团公司第三十八研究所,安徽合肥 230088;中国电子科技集团公司第三十八研究所,安徽合肥 230088【正文语种】中文【中图分类】TN9570 引言脉冲超宽带雷达有着固有的高距离分辨率及良好的穿透特性，可实现对非金属障碍物后面隐藏目标的探测和定位，在军事、反恐、安检、救灾和医疗等领域有着重大的应用前景[1-2]。

一种基于FPGA的一体化数字接收机实现邹敏;陈勇;罗进川【摘要】随着现代信息化战争的发展，集雷达、电子战、通信等多种功能于一身的一体化雷达是雷达发展的必然趋势。

本文介绍了一种基于FPGA的一体化数字接收机的设计与实现，描述了接收机的硬件架构设计、固件设计和最后的指标测试结果。

接收机采用子母板架构进行设计，采用中频直采、数字正交解调、数字滤波、数字下变频等技术，实现了雷达、电子战一体化的数据采集。

%With the development of modern information warfare, the integrative radar with radar, electronic warefare(EW), communications and other functions becomes the inevitable trend of the development of radar. This paper introduces the design of an integrated digital receiver based on FPGA, the hardware design, software design and test results of the receiver are described in details. Using sub-motherboard architecture,with the technologies of direct IF sampling, digital quadrature demodulation, digital filtering and digital down conversion, the integration of radar data acquisition and EW data acquisition is implemented on the receiver.【期刊名称】《仪器仪表用户》【年(卷),期】2016(023)007【总页数】4页(P39-41,55)【关键词】一体化雷达;中频带通直采;数字正交解调;数字滤波;数字下变频【作者】邹敏;陈勇;罗进川【作者单位】中国电子科技集团公司第三十八研究所，合肥 230088;中国电子科技集团公司第三十八研究所，合肥 230088;中国电子科技集团公司第三十八研究所，合肥 230088【正文语种】中文在现代化信息战争中，为了完成作战任务，飞机、舰艇等空间受限平台都不可避免地要配备雷达、电子战、通信等各种信息系统。

宽带中频数字接收机的FPGA实现摘要：本文提出了一种基于FPGA的宽带中频数字接收机的实现方法。

关键词：QPSK；带通采样；载波恢复；FPGA引言在现代通信系统中，人们提出了各种各样的全数字调制解调方案，全数字接收机的研究则是其中的关键，其中正交解调技术由于可以实现信号相位和幅度信息的提取，因而越来越受到广泛的应用。

与其它几种解调方式相比QPSK调制方式抗噪声性能好，功率频谱段占用少，数据传输率高，是一种较好的调制方式。

对于宽带、高载频的QPSK调制信号，如果用信号最高频率两倍以上的时钟采样，现有的器件根本无法满足要求，所以必须采用欠采样技术，降低系统对ADC器件和信号处理器件的性能要求。

现在大规模集成电路设计已经发展到在一片芯片上集成一个复杂系统的规模，所以单模块、单芯片的接收机不仅是可实现的，而且是一种必然趋势。

用软件实现接收机解调功能并利用高速FPGA芯片，可以把整个接收机解调部分用单芯片实现；通过修改软件，可以改变接收机的功能，而且由于在软件、硬件上都是一个模块，可以方便的进行功能扩展以及与其它系统连接，这也符合软件无线电的思想。

基于以上原因，在此提出一种单芯片FPGA实现的宽带中频数字接收机系统。

图1 中频数字接收机图2 NCO结构图图3 解调器软件实现系统结构该接收机实现对载波频率70MHz、数据率9.856Mbps、最大载波频偏±80kHz 的QPSK调制信号解调。

接收的调制信号经过AGC和带通滤波器，通过高速ADC中频采样，数字信号送FPGA实现解调功能(见图1)。

由于接收信号是高载频、带通信号，所以必须采用欠采样技术。

对于本系统，信号载频70MHz、带宽约10MHz，则fh=n·B+k·B其中B是带宽,这里取10MHz,n=7,k=0.5根据采样定理，采样最低频率为：fs=2B(1+k/n)大约等于21.4MHz。

采样频率的选择要考虑两个因素：一是要满足带通信号的抽样定理，抽样后频谱不能发生混叠；二是采样后的数据率要满足后级处理的要求。

一种基于FPGA的多通道宽带数字信道化接收机的工程实现翟羽佳;王奎【摘要】阐述了宽带数字接收机的原理,分析了宽带数字接收机在现代电子对抗系统中的作用.论述了基于FPGA的多通道宽带数字信道化接收机的硬件、软件设计方案,对工程应用中需要重视的问题进行了分析,并验证了设计的实际可行性.【期刊名称】《舰船电子对抗》【年(卷),期】2014(037)004【总页数】5页(P10-13,18)【关键词】数字信道化;宽带数字接收机;多通道数据同步;现场可编程门阵列【作者】翟羽佳;王奎【作者单位】船舶重工集团公司723所,扬州225001;中国航天科工集团8511所,南京210007【正文语种】中文【中图分类】TN971.10 引言在现代电子对抗中，宽带数字接收机的重要性越来越多地被显示出来。

随着雷达技术的不断发展，传统接收机已经无法满足对带宽越来越宽的新型雷达信号的接收需要。

针对现代雷达的信号特征，接收机必须具有足够宽的输入带宽覆盖范围、大的瞬时动态范围、较高的频率分辨率以及对高密集度信号的高速实时处理能力［1］。

基于现场可编程门阵列（FPGA）的宽带数字接收机使得这一需要变得切实可行，而信道化技术的应用更使得系统可以拥有更高的灵敏度、更高的信道一致性以及处理同时到达的多信号的能力（前提是信道能将这些信号区分开来）［2－3］。

同时，基于FPGA 的宽带数字信道化接收机拥有更小的体积、更轻的质量，因此，同等条件下，它可以接收更多通道的信号来适应更加广泛的需求。

1 数字信道化接收机原理数字接收机接收微波前端下变频处理过的模拟中频信号后，经过带通采样，再对采样数据进行信道化处理，然后对信道化之后的数据进行信号检测，并计算频率、幅度、相位、脉宽、到达时间等参数，最后对这些参数信息编码得到脉冲描述字（PDW）码。

在电子战数字化侦察接收机中，信道化处理是最重要、最复杂的环节之一，与之对应的模拟处理环节就是滤波器组。

因此，数字信道化可以看成是一个数字滤波器组的滤波过程［2］。

宽带数字阵接收机技术的研究与实现的开题报告一、选题背景现代通信与雷达系统需要对高速、宽带信号进行采集和处理。

其中宽带数字阵列接收机是一种高效的采集系统，具有优越的带宽与功率特性，可以实现高分辨率的方位角估计和精确的定位测量。

因此，在现代通信与雷达系统中得到了广泛的应用。

宽带数字阵列接收机的研究与实现，不仅对提升现代通信与雷达系统的性能具有重要意义，而且对于推进该领域的实际应用也有着重要的意义。

二、选题意义1.提高通信与雷达系统的性能；2.推进该领域的实际应用；3. 对提升国防和安全防范能力有着重要意义。

三、研究内容本项目主要针对宽带数字阵列接收机技术进行研究，主要包括以下内容：1.宽带数字阵列接收机的原理和技术体系研究；2.宽带数字阵列接收机的硬件设计与制作；3.基于FPGA的数字信号处理的设计与实现；4.实现宽带数字阵列接收机的功能和性能测试；5.总结和分析实验结果，展望接下来的研究方向。

四、研究方法和技术路线本项目主要采用以下方法和技术路线:1.文献查阅和资料收集：对相关领域的学术文献和相关技术资料进行系统研究和收集；2.理论探讨：通过对数字信号处理和线性阵列理论的深入研究，探讨宽带数字阵列接收机技术的关键性问题；3.系统设计：基于理论探讨的结果，设计宽带数字阵列接收机的体系结构和硬件电路；4.数字信号处理设计：基于FPGA的数字信号处理设计与实现；5.实验测试：对实现的宽带数字阵列接收机进行性能和功能测试，总结和分析实验结果；6.展望接下来的研究方向：总结实验结果，为这一领域的研究提供指导和展望。

五、预期成果1.实现宽带数字阵列接收机的硬件电路设计与制作；2.基于FPGA的数字信号处理的设计与实现；3.实现宽带数字阵列接收机的功能和性能测试；4.总结和分析实验结果，并展望接下来的研究方向。

六、研究进度安排研究时间：2022年3月-2023年9月1.前期准备与文献研究：2022年3月-2022年5月2.宽带数字阵列接收机的原理和技术体系研究：2022年6月-2022年8月3.宽带数字阵列接收机的硬件设计与制作：2022年9月-2022年11月4.基于FPGA的数字信号处理的设计与实现：2022年12月-2023年2月5.实现宽带数字阵列接收机的功能和性能测试：2023年3月-2023年6月6.总结和分析实验结果，展望接下来的研究方向：2023年7月-2023年9月七、结论本项目主要通过研究宽带数字阵列接收机技术的原理和技术体系，并实现其硬件设计与制作以及基于FPGA的数字信号处理的设计与实现，实现宽带数字阵列接收机的功能和性能测试。

基于FPGA的全数字扩频收发机的设计与实现的开
题报告
一、论文背景和意义：
扩频通信是一种通过扩展发射信号的带宽，从而降低信号在频域中的功
率密度，使得相邻用户之间的信号在相互干扰的情况下依然可以很好的
区分的通信方式。

在安全性和抗干扰性等方面具有较大的优势。

目前，
扩频技术广泛应用于卫星通信、移动通信和军事通信等领域。

基于FPGA的全数字扩频收发机具有节约功耗、灵活可编程、易于集成等优势，因此在扩频通信系统中得到越来越多的应用。

然而，由于扩频通
信的带宽较宽且数据需要进行近似低通滤波、远距离传输等处理，因此
设计数字扩频收发机需要更高的处理速度和算法实现能力。

因此，本论文旨在设计并实现一种高效、可靠的FPGA全数字扩频收发机，以满足扩频通信系统的实际需求。

二、论文研究内容：
1. 基于FPGA的扩频收发机通信原理和技术分析。

2. 设计扩频发射机和接收机，并对其进行数学建模和算法实现。

3. 利用Verilog HDL实现FPGA芯片上的关键模块，如扩频码生成器、PN 序列卷积器等。

4. 对设计的扩频收发机进行现场编程调试和验证测试，分析其性能指标，如收发灵敏度、数据传输速率等。

五、论文预期结果：
通过本论文的研究，预期实现一种高效、可靠的FPGA全数字扩频收发机，并进行性能测试，以验证其在扩频通信领域的实际应用价值。

图1 接收通道框图图2 欠采样混频示意图2013.540数字下变频原理根据奈奎斯特带通采样(欠采样)定理的公式：(N=0,1,2,3,4……)(1)(2)其中，F s表示A/D采样频率，F c表示载波中频频率，B表示信号带宽。

模拟信号的载波中频为153.6MHz，A/D转换器的工作时钟为理。

同理，本文基于Xilinx FPGA器件特有的功能，提出基于“IDDR”、“隔一取反”和“多相滤波FIR”的数字下变频方案，如图4所示，该方案具有以下优点：(1)架构设计简化，利用基本Primitive构建，可靠性高；(2)IQ两路分离同时实现奇偶抽取，采样率降一半，节省FPGA硬线资源；(3)下变频工作时钟为A/D时钟的一半，利于后级处理功耗；要注意以下三点：IQ两路FIR系数必须来自同一个原型低通滤波器；根据F I R系数的对称性，奇偶抽分别作为I、Q路FIR保证I、Q两路同，相频响应保证具有相同斜率延时相差0.5采样点即多相滤波器幅频公式：(3)(4)。

图3 传统数字下变频方案图4 免混频数字下变频方案图5 半带数字滤波器图6 平方根升余弦滤波器图7 位同步算法抽取滤波器通带归一化频率依次为0.2、0.2、0.4，对应截止频率分别为24.567MHz、12.288MHz、4.6MHz。

匹配滤波器设计TD-SCDMA信号基带调制格式为QPSK，接收机为了对整个接收通道传输函数进行补偿，必须使整体传输函数成为一个能够满足奈奎斯特第一准则(实现无码间串扰)的传输函数，例如升余弦函数。

通常，把它放置在采样时钟与终端时钟周期存在微小误差。

尽管这种差异是微小的，但在大量的数据传输过程中，这种微小误差的积累足以造成“最佳采样点”的偏移。

在数字解调中，为了找到最佳采样点，需要采用“位同步算法”，本设计采用“平均功率最大值算法”判断最佳采样点位置，如图7所示。

A/D接口板、2块D/A接口板同时支持矢量信号发生和矢量信号解调功能。