下载文档原格式
实验十位同步信号提取实验一、实验目的1、掌握用数字锁相环提取位同步信号的原理与实现方法。
2、了解位同步系统的性能分析。
二、实验内容1、观察数字锁相环提取位同步信号的过程。
2、提取信号源模块NRZ码的位同步信号。
三、实验仪器1、信号源模块一块2、基带同步提取模块一块3、频带同步提取模块一块4、20M双踪示波器一台四、实验原理实验中基于闭环同步法的原理，设计数字锁相环，提取位同步信号，如下图26-1所示。
图26-1 数字锁相环提取位同步信号原理框图数字锁相环是由高稳定度振荡器（晶振或钟振）、分频器、相位比较器和控制器组成。
其中，控制器包括上图中的扣除门、添加门和或门。
设要提取的位同步信号的频率为f，则要求振荡器的振荡频率为M f赫兹，其中M为分频器的分频系数。
窄脉冲形成器的作用是将振荡波形变成两个脉冲，分别送给添加门和扣除门。
要求这两个脉冲相位刚好相差180°。
添加门为常闭门，在没有滞后脉冲控制时，这里的滞后脉冲和超前脉冲由相位比较器比较后产生，此门始终关闭，输出低电平；扣除门为常开门，在没有超前脉冲控制时，来自振荡器的窄脉冲信号顺利通过扣除门。
振荡器窄脉冲经或门送入M次分频器中分频，输出频率为f赫兹的脉冲信号。
该信号再经过脉冲形成电路，输出规则的位同步信号。
相位比相器反映接收码元与M次分频器的输出信号，即本地时钟信号，之间的相位关系。
如本地时钟信号超前于接收码元的相位，则比相器输出一个超前脉冲，加到扣除门，扣除一个振荡脉冲，这样分频器的输出脉冲的相位就滞后了1/M周期。
如本地时钟信号滞后于接收码元的相位，则比相器输出一个滞后脉冲，加到添加门，控制添加门打开，加入一个振荡脉冲到或门。
由于加到添加门的与加到扣除门的两个振荡脉冲信号的相位相差180°，即这两个信号在时间上是错开的，因此当从添加门加入一个窄脉冲到或门时，相当于在扣除门输出的振荡信号中间插入了一个窄脉冲，也就使分频器输入端添加了一个脉冲，这样分频器输出相位就提前了1/M周期。
实验十三 帧同步信号提取实验一、实验目的1、掌握巴克码识别原理。
2、掌握同步保护原理。
3、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察帧同步码无错误时帧同步器的维持态。
2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验仪器1、信号源模块2、同步信号提取模块3、20M 双踪示波器 一台4、频率计（选用） 一台5、连接线 若干四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,...,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外，在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （13－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为⎪⎩⎪⎨⎧≥<<±===∑-=+nj n j j n x x j R j n i ji i 00100)(1或 （13－2） 目前已找到的所有巴克码组如表13-1所列。
实验11 位同步提取实验通信1301王少丹201308030104 一、实验目的1．掌握数字基带信号的传输过程；2．熟悉位定时产生与提取位同步信号的方法。
二、实验仪器1．复接/解复接、同步技术模块，位号I2．时钟与基带数据发生模块，位号：G3．信道编码与ASK、FSK、PSK、QPSK调制，位号：A、B位4．PSK QPSK解调模块，位号C5．100M双踪示波器1台三、实验原理数字通信系统能否有效地工作，在相当大的程度上依赖于发端和收端正确地同步。
同步的不良将会导致通信质量的下降，甚至完全不能工作。
通常有三种同步方式：即载波同步、位同步和群同步。
在本实验中主要分析位同步。
实现位同步的方法有多种，但可分为两大类型：一类是外同步法；另一类是自同步法。
所谓外同步法，就是在发端除了要发送有用的数字信息外，还要专门传送位同步信号,到了接收端得用窄带滤波器或锁相环进行滤波提取出该信号作为位同步之用。
所谓自同步法，就是在发端不专门向收端发送位同步信号，而收端所需要的码元同步信号是设法从接收信号中或从解调后的数字基带信号中提取出来。
这种方法大致可分为滤波法和锁相法。
滤波法是利用窄带滤波器对含定时信息的归零二进制序列（通常占空比为50%）进行滤波，从中滤出所要的位同步分量，并整形、移相等处理，即可得到规则的位同步脉冲信号，但对于无定时信息的非归零二进制序列，则先要进行微分和整流等变换，使之含有定时信息后，才能用窄带滤波器实施滤波。
锁相法是指利用锁相环来提取位同步信号的方法，本实验平台选用锁相法进行位同步提取的。
锁相法的基本原理是，在接收端采用鉴相器比较接收码元和本地产生的位同步信号的相位，如两者相位不一致，则鉴相器输出误差信号去控制本地位同步信号的相位，直至本地的位同步信号的相位与接收信号的相位一致为止。
数字锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号不是模拟信号，因而受控的输出相位的改变是离散的而不是连续的；常用的数字锁相环的原理方框图如图11-1所示。
实验五位同步信号提取实验一、实验目的1．掌握用数字环提取位同步信号的原理及对信息代码的要求。
2．掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
二、实验内容1．观察数字环的失锁状态、锁定状态。
2．观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。
3．观察数字环位同步器的同步保持时间与固有频差之间的关系。
三、实验器材1．信号源模块2．同步信号提取模块3．20M双踪示波器一台4．频率计（选用）一台四、实验步骤1．将信号源模块、同步信号提取模块小心地固定在主机箱中，确保电源接触良好。
2．插上电源线，打开主机箱右侧的交流开关，再分别按下两个模块中的开关POWER1、POWER2，对应的发光二极管LED001、LED002、D500、D501发光，按一下信号源模块的复位键，两个模块均开始工作。
3．将信号源模块的位同步信号的频率设置为15.625KHz（通过拨码开关SW101、SW102进行设置），将信号源模块输出的NRZ码设置为1、0交替码（通过拨码开关SW103、SW104、SW105进行设置）。
4．将同步信号提取模块的拨码开关SW501的第一位拨上，即将数字锁相环的本振频率设置为15.625KHz，然后将信号源模块输出的NRZ码从信号输入点“NRZ-IN”输入，按一下同步信号模块上的“复位”键，使单片机开始工作，以信号源产生的位同步信号“BS”为内触发源，用示波器双踪同时观察信号输出点“位同步输出”的信号与信号源中的“BS”信号。
5．特别注意的是，本模块只能提取NRZ码的位同步信号，而且当信号源模块中的位同步信号的频率偏离同步信号提取模块设置的数字锁相环的本振频率过远时，将无法正确提取输入信号的位同步信号。
本实验中数字锁相环共有15.625KHz、10KHz、8KHz、4KHz四种本振频率可供选择，分别对应拨码开关SW501的1、2、3、4位，实验时请注意正确选择。
实验八 锁相环和载波提取一、实验目的1、了解通信系统中锁相环的建立与仿真2、了解通信系统中载波提取电路的建立与仿真二、实验内容1、建立一个采用乘法器作为鉴相器的一阶锁相环。
2、构建一个抑制载波的双边带调制系统。
载波频率为10K ，被调信号为1K 正弦波，试用平方环恢复载波并进行解调。
三、实验原理：1、一阶锁相环VCOVCO 的振荡频率为100Hz ，控制灵敏度为kc=10Hz/V ，VCO 输出信号振幅为1V ，输入正弦信号振幅为1V 。
设输入信号为()cos(2())r t ft t πφ=+，VCO 输出信号为ˆ()sin(2())s t ft t πφ=+，则乘法鉴相器输出（滤除2倍频分量后）直接用来作为VCO 的控制信号()v t ，即1ˆ()sin()2v t φφ=- 显然，()[0.5,...0.5]v t ∈-。
VCO 的最大控制频偏为max[()]5c f k v t Hz ∆==因此，VCO 的振荡频率范围是95~105Hz ，如果输入信号频率超过该范围，锁相环将不能跟踪。
上图中，系统仿真步进设置为0.0001s ，这样，在100Hz 波形的一个周期中采样点数可达到100点。
显示波形很光滑。
2、抑制载波的双边带调制系统仿真步进设置为10-6s。
加性高斯白噪声信道中加入噪声方差为0.01的噪声。
用乘法器完成信号的平方运算。
带通滤波器的通带设置为19~21kHz。
后面的乘法器与VCO共同组成锁相环，要使锁相环能够锁定，VCO的中心频率可设置为20K 附近，如20.3K，控制灵敏度可设置为4000Hz/V。
通过COUNTER模块二分频得到恢复载波。
COUNTER模块设置为升计数上升沿触发模式，最大计数值为1，输出端为计数输出，输出数据类型为双精度的。
计数器的初始状态可设置为0或1，这将决定输出恢复载波的相位。
最下面的乘法器是直接使用发送载波进行理想相干解调。
可用开关切换相干解调时的载波。
实验三十四数字锁相环提取同步信号实验一、实验目的1．学习数字通信中位同步恢复的重要性；2．位同步恢复的主要技术指标；3．了解数字通信位同步恢复的各种方法；4．设计一个数字锁相环提取同步信号电路；5．了解数字锁相环提取同步信号的优缺点；6．用CPLD/FPGA进行位同步信号提取实验。
二、实验仪器与设备1．THEXZ-2型实验箱、数字锁相环提取同步信号实验模块；2．20MHz双踪示波器、万用表。
三、实验原理1．位同步的重要性数字通信中，除了有载波同步的问题外，还有位同步的问题。
因为信息是一串相继的信号码元的序列，解调时常需知道每个码元的起止时刻。
因此，接收端必须产生一个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。
我们把在接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。
要使数字通信设备正常工作，离不开正确的位同步信号。
如果位同步脉冲发生严重抖动或缺位，则使数字通信产生误码；严重时使通信造成中断。
影响位同步恢复的主要原因：①输入位同步电路的信号质量；②信号的编码方式：码元中存在长连“0”或长连“1”。
在实际通信系统中为了节省传输频带和减小对邻近频道的干扰，一般采用限带传输。
也就是将调制信号在基带中进行滚降处理或在中频将已调信号进行中频滤波器成形。
这样的信号经过传输和解调器解调，如QPSK系统则输出是I、O二路模拟信号，由于其形状的原因，因此称为眼图。
位同步取样位置对眼图的开启位置影响很大。
2．位同步的主要技术指标：1）静态相差在相干解调系统中，接收到的信号眼图是由调制器成型滤波器的衰降系统决定的。
为了充分利用接收到的信号能量，通常把位同步的抽样脉冲相位调到眼图最大开启位置。
在这个位置进行判决认为是最佳，称静态相差为零。
相反位同步的抽样脉冲相位偏离了眼图的最大开启位置，就会造成误码或接收机门限特性下降。
通常很多位同步提取电路都存在着一个固定静态相差。
武汉大学教学实验报告电子信息学院 电子信息工程 专业 2018 年 12 月 13 日实验名称 位同步与帧同步 指导教师 陈泽宗姓名 董一展 年级 16 学号 2016301200254 成绩一、预习部分1.实验目的2.实验基本原理3.主要仪器设备1.实验目的利用MATLAB仿真位同步与帧同步2.实验原理（1）位同步插入导频法和直接法是位同步的两种基本实现方法。
直接法有滤波法和锁相法两种实现方式。
滤波法得到位同步信号有两种方法：一是对信号进行某种变化后滤出位同步信号，二是包络检波法，利用中频信号的包络上有些起伏或是陷进从而提取位同步信号。
由于不归零的二进制码元序列的起始和结束时刻不是很清楚，而归零码由于它的脉冲较窄、序列中含有位同步分量的特点，故可以将不归零进行某种变换变成归零后通过一个可将位同步分量过滤出来的窄带滤波器然后再经过移相器后，就可以得到位同步信号。
最常用的位同步是由鉴相器PD、控制器、和数字压控振荡器DCO组成的数字锁相环来实现的，它是通过鉴相器比较接收码元和晶振分频产生的位同步信号是否一致来进行判决的，如果不一致，鉴相器就通过产生超前或是滞后信号去调整相位直到得到相位完全一致的位同步信号。
在数字通信中我们通常使用超前滞后型数字锁相环来实现位同步。
鉴相器即为图中的相位比较器，控制器由图中的扣除门、附加门和或门组成，由于位同步脉冲频率需要与接收码元频率相同均为f，频率为N f Hz的晶振通过N分频器出来得到位同步，如果分频器出来的码元不能和接收码元同频同相，就要让相位比较器输出的超前脉冲和滞后脉冲返回到控制单元进行负反馈，当为超前脉冲时，即输出脉冲相位提前于接收码元时，将其加到扣除门，与a路相与得到准确的位同步；若为滞后脉冲，即输出脉冲相位滞后于接收码元时，与b相与后通过或门，加到a路脉冲，使分频器的输出添加一个脉冲得到信号。
（2）帧同步帧同步指在进行数据流传输时判断出数据流起止时刻并产生与之一致的定时脉冲序列。
实验三位同步提取实验与帧同步提取实验一、实验目的1、掌握用滤波法提取位同步信号的原理及其对信息代码的要求。
2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求。
3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
4、掌握巴克码识别原理。
5、掌握同步保护原理。
6、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察滤波法提取位同步信号各观测点波形。
2、观察数字锁相环的失锁状态和锁定状态。
3、观察数字锁相环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。
4、观察数字锁相环位同步器的同步保持时间与固有频差之间的关系。
5、观察帧同步码无错误时帧同步器的维持态。
6、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验器材1、信号源模块一块2、⑦号模块一块3、20M双踪示波器一台4、频率计（选用）一台四、实验原理1、位同步提取实验实验原理数字通信中，除了有载波同步的问题外，还有位同步的问题。
因为消息是一串相继的信号码元的序列，解调时常需要知道每个码元的起止时刻。
在最佳接收机结构中，需要对积分器或匹配滤波器的输出进行抽样判决。
抽样判决的时刻应位于每个码元的终止时刻，因此，接收端必须产生一个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。
我们把接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。
实现位同步的方法也和载波同步类似，可分插入导频法和直接法两类。
这两类方法有时也分别称为外同步法和自同步法。
数字通信中经常采用直接法，这种方法是发端不专门发送导频信号，而直接从数字信号中提取位同步信号的方法。
下面我们着重介绍自同步法。
采用自同步法实现位同步首先会涉及两个问题：（1）如果数字基带信号中确实含有位同步信息，即信号功率谱中含有位同步离散谱，就可以直接用基本锁相环提取出位同步信号，供抽样判决使用；（2）如果数字基带信号功率谱中并不含有位定时离散谱，怎样才能获得位同步信号。
实验五全数字锁相环与位同步实验一、实验目的1. 掌握数字锁相环工作原理以及微分整流型数～字锁相环的快速捕获原号理。
2. 掌握用数字环提取位同步信号的原理及对信息代码的要求。
3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
二、实验内容1. 观察数字环的失锁状态、锁定状态。
2. 观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。
3. 观察数字环位同步器的同步保持时间与固有频差之间的关系。
三、基本原理位同步电路的原理框图、波形图和电路图分别如图5-2、图5-3和图5-4所示。
一、位同步模块有以下测试点及输入输出点：• +5V +5V电源输入点（3个）• S-IN 基带信号输入、测试点（2个）• BS-OUT 位同步信号输出、测试点（2个）•TST_1 微分器输出测试点•TST_2 整流器输出测试点•TST_3 附加脉冲测试点•TST_4 扣除脉冲测试点二、图5-2中各单元与图5-3中元器件的对应关系如下：•晶振X1：晶体；•微分器U1A：LF347•放大器U1D：LF347•整流器U1B、U1C：LF347•单稳电路U2、U3：74LS123•分频器U4：EPM7064•门电路U4：EPM7064三、工作原理在本系统中采用的是微分整流型数字锁相环，它主要由波形转换电路及数字锁相器组成。
1、波形转换电路波形转换电路主要由一微分、整流电路组成，码元信号经微分、整流后就可以提出位同步信号分量，其波形如图5-1所示，原理框图如图5-2所示。
图5-1 基带信号微分、整流波形2、 数字锁相数字锁相的原理方框图如图5-2所示，它由稳定度振荡器、分频器、相位比较器和控制器组成。
其中，控制器包括图中的扣除门、附加门和“或门”。
高稳定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频器，输出位同步脉冲序列。
若接收码元的速率为F （波特），则要求位同步脉冲的重复速率也为F （赫）。
提取位同步信号的原理位同步信号是在数字通信中用于同步接收端与发送端数据位的信号。
在使用HDB3（High Density Bipolar of Order 3，三阶高密度双极性）编码进行数据传输时，位同步信号的提取是至关重要的一步。
滤波法是一种常用的方法来提取位同步信号，下面将详细解释滤波法从HDB3码中提取位同步信号的原理。
HDB3编码在了解位同步信号提取的原理之前，首先需要了解HDB3编码的基本概念。
HDB3编码是一种将数字信号转换为双极性的线路代码。
在HDB3编码中，每个数据位被转换为四个信号元素，其中包括正脉冲、负脉冲、零脉冲和跳变脉冲。
跳变脉冲用于保持线路中的直流成分平衡。
HDB3编码的规则如下： 1. 每个1位保留原来的极性，每个0位按照以下规则进行编码： 2. 若前面出现连续的“0”的个数是偶数个，则零编码用“000V”表示，其中“V”表示正脉冲或负脉冲； 3. 若前面出现连续的“0”的个数是奇数个，则零编码用“B00V”表示，其中“V”表示正脉冲或负脉冲，“B”表示跳变脉冲，其极性与前一个跳变脉冲相反。
位同步信号提取的基本原理位同步信号提取的基本原理是利用滤波法对HDB3码进行处理，通过滤波器提取出位同步信号。
具体而言，位同步信号提取的步骤如下：1.HDB3码输入：将经过HDB3编码后的数据输入滤波器。
2.高通滤波：使用高通滤波器对输入的信号进行滤波处理。
高通滤波器可以滤除低频信号，只保留高频信号。
3.脉冲检测：对滤波器的输出进行脉冲检测。
脉冲检测是通过判断信号的幅度是否超过一个设定的门限值来实现的。
4.位同步信号输出：当检测到脉冲时，即可输出位同步信号。
详细原理解释下面对每个步骤进行详细解释，以便更好地理解位同步信号提取的原理。
HDB3码输入HDB3编码的数据被输入到滤波器中。
这些数据是经过数字信号处理后的结果，其中包含了正脉冲、负脉冲、零脉冲和跳变脉冲。
高通滤波滤波器使用高通滤波器进行滤波处理。
实验三十四数字锁相环提取同步信号实验一、实验目的1．学习数字通信中位同步恢复的重要性；2．位同步恢复的主要技术指标；3．了解数字通信位同步恢复的各种方法；4．设计一个数字锁相环提取同步信号电路；5．了解数字锁相环提取同步信号的优缺点；6．用CPLD/FPGA进行位同步信号提取实验。
二、实验仪器与设备1．THEXZ-2型实验箱、数字锁相环提取同步信号实验模块；2．20MHz双踪示波器、万用表。
三、实验原理1．位同步的重要性数字通信中，除了有载波同步的问题外，还有位同步的问题。
因为信息是一串相继的信号码元的序列，解调时常需知道每个码元的起止时刻。
因此，接收端必须产生一个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。
我们把在接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。
要使数字通信设备正常工作，离不开正确的位同步信号。
如果位同步脉冲发生严重抖动或缺位，则使数字通信产生误码；严重时使通信造成中断。
影响位同步恢复的主要原因：①输入位同步电路的信号质量；②信号的编码方式：码元中存在长连“0”或长连“1”。
在实际通信系统中为了节省传输频带和减小对邻近频道的干扰，一般采用限带传输。
也就是将调制信号在基带中进行滚降处理或在中频将已调信号进行中频滤波器成形。
这样的信号经过传输和解调器解调，如QPSK系统则输出是I、O二路模拟信号，由于其形状的原因，因此称为眼图。
位同步取样位置对眼图的开启位置影响很大。
2．位同步的主要技术指标：1）静态相差在相干解调系统中，接收到的信号眼图是由调制器成型滤波器的衰降系统决定的。
为了充分利用接收到的信号能量，通常把位同步的抽样脉冲相位调到眼图最大开启位置。
在这个位置进行判决认为是最佳，称静态相差为零。
相反位同步的抽样脉冲相位偏离了眼图的最大开启位置，就会造成误码或接收机门限特性下降。
通常很多位同步提取电路都存在着一个固定静态相差。
实验十三帧同步信号提取实验一、实验目的1、掌握巴克码识别原理。
2、掌握同步保护原理。
3、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察帧同步码无错误时帧同步器的维持态。
2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验仪器1、信号源模块2、同步信号提取模块3、20M双踪示波器一台4、频率计（选用）一台5、连接线若干四、实验原理在本实验中，帧同步识别器第一次识别到的与帧同步码相同的码元序列被认为一定就是正确的帧同步码而不会是与帧同步码完全相同的数据（因为当各模块上电复位后NRZ码是从第一位开始输入帧同步识别电路的，而帧同步集中插入在NRZ码的第二位至第八位，所以帧同步识别电路第一次识别到的与帧同步码相同的码元序列一定就是正确的帧同步码）。
此后只要识别器输出一致脉冲信号，就将该信号延迟24位以后再与第一次识别到的帧同步信号比较，若相位相同，则输出正确的帧同步信号，若相位不同，则判断为假识别信号，给予滤除。
电路原理图如下所示：单片机程序流程图如下：主程序：假同步保护程序：漏同步保护程序：五、实验步骤及注意事项1、将信号源模块、同步信号提取模块小心地固定在主机箱中，确保电源接触良好。
2、插上电源线，打开主机箱右侧的交流开关，再分别按下两个模块中的开关POWER1、POWER2，对应的发光二极管LED01、LED02发光，按一下信号源模块的复位键，两个模块均开始工作。
（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验，不要带电连线）3、将信号源模块输出的NRZ码设置为01110010 10101010 10101010，将信号源位同步信号的频率设置为15.625KHz，将同步信号提取模块的拨码开关SW01的第一位拨上，即将数字锁相环的本振频率设置为15.625KHz。
4、将信号源模块产生的NRZ码送入同步信号提取模块的信号输入点“NRZ1-IN”，用示波器双踪同时观察信号输出点“帧同步输出”的波形与送入的NRZ码的波形。
实验十九滤波法及数字锁相环法位同步提取实验实验项目三数字锁相环法位同步观测（1）观测“数字锁相环输入”和“输入跳变指示”，观测当“数字锁相环输入”没有跳变和有跳变时“输入跳变指示”的波形。
（2）观测“数字锁相环输入”和“鉴相输出”。
观测相位超前滞后的情况从图中可以观察出，若前一位数据有跳变，则判断有效，“输入跳变指示”输出表示1；否则，输出0表示判断无效。
数字锁相环的超前—滞后鉴相器需要排除位流数据输入连续几位码值保持不变的不利影响。
在有效的相位比较结果中仅给出相位超前或相位滞后两种相位误差极性，而相位误差的绝对大小固定不变。
经观察比较，“鉴相输出”比“数字锁相环输入”超前两个码元。
（3）观测“插入指示”和“扣除指示”。
思考题：分析波形有何特点，为什么会出现这种情况。
因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的。
思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动。
而这种引入的误差是无法消除的。
减小相位抖动的方法就是将分频器的分频数提高。
实验二十模拟锁相环实验实验项目一VCO自由振荡观测（1）示波器CH1接TH8，CH2接TH4输出，对比观测输入及输出波形。
对比波形可以发现TH8与TH4信号输入与输出错位半个周期实验项目二同步带测量（1）示波器CH1接13号模块TH8模拟锁相环输入，CH2接TH4输出BS1，观察TH4输出处于锁定状态。
将正弦波频率调小直到输出波形失锁，此时的频率大小f1为400Hz ；将频率调大，直到TH4输出处于失锁状态，记下此时频率f2为9.25kHz 。
实验十三--帧同步信号提取实验实验十三帧同步信号提取实验一、实验目的1、掌握巴克码识别原理。
2、掌握同步保护原理。
3、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察帧同步码无错误时帧同步器的维持态。
2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验仪器1、信号源模块2、同步信号提取模块3、20M 双踪示波器一台4、频率计（选用）一台5、连接线若干四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,...,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外，在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （13－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为≥<<±===∑-=+nj n j j n x x j R j n i j i i 00100)(1或（13－2）目前已找到的所有巴克码组如表13-1所列。
实验二数字锁相环
一．实验目的
1. 了解数字锁相环的基本概念
2. 熟悉数字锁相环与模拟锁相环的指标
3. 掌握全数字锁相环的设计
二．实验仪器
1.ZH5001通信原理综合实验系统一台
2.20MHz双踪示波器一台
3.函数信号发生器一台
三．实验内容
3. 同步带宽测量：
增加函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为62khz
降低函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为66.1khz
同步带：66.1-62=4.1（KHz）
4. 捕捉带测量
增加函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为62.1khz
降低函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为66khz
捕捉带：66-62.1=3.9（KHz）
同步带略大于捕捉带
5. 调整信号脉冲观测
改变函数信号发生器输出频率，观测TPMZ05点波形的变化规律。
实验十一帧同步信号提取实验一、实验目的1、掌握用集中插入法提取帧同步信号的原理与实现方法。
2、了解帧同步系统的性能分析。
二、实验内容1、提取复用模块时分复用数据的帧同步信号。
2、提取信号源模块NRZ码的帧同步信号。
三、实验仪器1、信号源模块一块2、基带同步提取模块一块3、频带同步提取模块一块4、复用模块一块5、20M双踪示波器一台四、实验原理基带同步提取模块和频带同步提取模块均采用集中插入法提取帧同步信号。
接收端收到NRZ码数据后，已知同步码组，从接收NRZ码中检测到这个特定的同步码组后，产生一个窄脉冲输出。
基带同步提取模块提取时分复用数据的帧同步信号，时分复用数据32位一帧，每帧的24位信息码元之前，集中插入8位的同步码组“01110010”（巴克码1110010前面补一位0），提取出的帧同步信号为窄帧，对应同步码组的第一位“0”。
频带同步提取模块提取NRZ码的帧同步信号，NRZ码要求24位一帧，每帧的16位信息码元之前，集中插入8位的同步码组“11100100”（巴克码1110010后面补一位0），提取出的帧同步信号为窄帧，对应同步码组后的第一位数据。
五、实验步骤1、将模块小心地固定在主机箱中，确保电源接触良好。
2、插上电源线，打开主机箱右侧的交流开关，再分别按下四个模块中的电源开关，对应的发光二极管灯亮，四个模块均开始工作。
（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验，不要带电连线）3、实验连线如下：信号源模块复用模块2048K——————————2048K64K——————————位同步（时分复用输入）8K ——————————帧同步（时分复用输入）复用模块基带同步提取模块数据（时分复用输出）————NRZ输入（帧同步提取）位同步（时分复用输出）————BS输入（帧同步提取）4、时分复用数据帧同步提取（1）复用模块“第三路复用数据码型拨码设置”拨码开关任意设置。
滤波法及数字锁相环法位同步提取实验和帧同步提取实验
滤波法及数字锁相环法位同步提取实验和帧同步提取实验
一、实验目的
1、掌握滤波法提取位同步信号的原理及其对信息码的要求；
2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求；
3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念；
4、掌握巴克码识别原理；
5、掌握同步保护原理；
6、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容
1、熟悉实验箱
2、滤波法位同步带通滤波器幅频特性测量；
3、滤波法位同步恢复观测；
4、数字锁相环位同步观测；
5、帧同步提取实验。
三、实验条件/器材
滤波法及数字锁相环法位同步提取实验：
1、主控&信号源、8号（基带传输编译码）、13号（载波同步及位同步）模块
2、双踪示波器（模拟/数字）
3、连接线若干
帧同步提取实验：
1、主控&信号源、7号模块
2、双踪示波器（模拟/数字）
3、连接线若干
四、实验原理
滤波法及数字锁相环法位同步提取实验原理见通信原理综合实验指导书P129-P134;
帧同步提取实验原理见通信原理综合实验指导书P141。
五、实验过程及结果分析
（一）熟悉实验箱
（二）滤波法位同步带通滤波器幅频特性测量
1、连线及相关设置
（1）关电，连线。
（2）开电，设置主控，选择【信号源】→【输出波形】。
设置输出波形为正弦波，调节相应旋钮，使其输出频率为200Khz，峰峰值3V。
（3）此时系统初始状态为：输入信号为频率200KHz、幅度为3V的正弦波。
2、实验操作及波形观测
分别观测13号模块的“滤波法位同步输入”和“BPF-Out”，改变信号源的频率，测量“BPF-Out”
的幅度填入下表，并绘制幅频特性曲线。
（三）滤波法位同步恢复观测
1、连线及相关设置
（1）关电，连线。
（2）开电，设置主控菜单，选择【主菜单】→【通信原理】→【滤波法及数字锁相环位同步法提取】。
将13号模块S2拨上。
将S4拨为1000.
（3）此时系统初始状态为：输入PN为256K。
2、实验操作及波形观测
（1）以“BPF-Out”为触发，观测“门限判决输出”，记录波形
思考：分析在什么情况下门限判决输出的时钟会不均匀，为什么？
答：当滤波器输出的信号频率成分较为复杂的时候，门限判决高低电平时容易出错，导致了一些地方的占空比不足，使得门限判决输出的时钟不均匀。
（2）以“BPF-Out”为触发，观测“鉴相输入1”，记录波形
（3）对比“门限判决输出”和“鉴相输入1”的波形
上为“鉴相输入1”，下为“门限判决输出”
思考：分析时钟不均匀的情况是否有所改善。
答：通过图形可以看出门限判决输出的波形是不均匀的，鉴相输出的波形是相对均匀的。
所以信号不均匀的情况有改善。
（4）对比观测“鉴相输入1”和“鉴相输入2”，记录波形。
比较两路波形的幅度和相位。
上为“鉴相输入1”，下为“鉴相输入2”
（5）对比观测“滤波法位同步输入”和“BS1”，观测恢复的位同步信号
上为“滤波法位同步输入”，下为“BS1”
（四）数字锁相环位同步观测
1、连线及相关设置
（1）关电，按表格所示进行连线。
（见通信原理综合实验指导书P135）
（2）开电，设置主控菜单，选择【主菜单】→【通信原理】→【滤波法及数字锁相环位同步法提取】。
将13号模块的S3拨为0100.
（3）此时系统初始状态为：PN码速率为256K。
2、实验操作及波形观测
(1)观测13号模块的“数字锁相环输入”和“输入跳变指示”。
观测当“数字锁相环输入”没有跳变
和有跳变时“输入跳变指示”的波形。
上为“数字锁相环输入”下为“输入跳变指示”
若前一位数据有跳变，则判断有效，“输入跳变指示”输出表示1，否则输出0表示判断无效
(2)观测13模块的“数字锁相环输入”和“鉴相输出”。
观测相位超前滞后的情况。
上为“数字锁相环输入”，下为“鉴相输出”
经观察比较，“鉴相输出”比“数字锁相环输入”超前两个码元
(3)观察13模块的“插入指示”和“扣除指示”。
上为“插入指示”，下为“扣除指示”
思考：分析波形有何特点，为什么会出现这种情况。
答：因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低;相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的。
(4)以信号源模块的“CLK”为触发，观测13号模块的“BS2”。
思考：BS2恢复的时钟是否有抖动情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？
答：有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动，而这种引入的误差是无法消除的，减小相位抖动的方法就是将分频器的分频数提高。
（五）帧同步提取实验
1、连线及相关设置
（1）关电，按表格所示进行连线。
（见通信原理综合实验指导书P142）
（2）开电，设置主控菜单，选择【主菜单】→【通信原理】→【帧同步】。
（3）此时系统初始状态为：帧同步信号为8K。
2、实验操作及波形观测
(1)先打开其他模块电源，7号模块最后上电。
观测在没有误码的情况下“失步”，“捕获”，“同
步”三个灯的变化情况。
答：“捕获”先亮，“同步”后亮，“失步”不亮
(2)关闭7号模块电源。
按住“误码插入”按键不放，打开7号模块电源。
再观测“失步”，“捕
获”，“同步”三个灯的变化情况。
(注:误码插入功能是在巴克码中插入一个差错，若单击则插入一次单个码元差错，若长按则连续插入单个码元差错。
)
答：与（1）情况相同，“捕获”“同步”依次亮起，“失步”不亮
(3)观察同步保护现象:当“同步”指示灯点亮时，设置拨码开关S1为01100100即与复用的巴克码一
致，此时应观察到解复用端的开关信号显示光条的亮灭情况与S1一致(0为灭，1 为亮)，表明系统此时对已同步的帧同步信号有一定保护。
(4)在“同步”状态下长时间按住“误码插入”按键不放，观测帧同步码元出现误码时三个LED灯的
变化情况。
答：状态从“同步”态调到“捕获”态再调到“同步态”并保持不变。
(5)观察假同步现象:将拨码开关S1拨为01110010,即与复用的巴克码一致。
将7号模块关电再开电，
观察开关信号显示光条的状态，注意是否出现了假同步状态。
(注:当出现假同步时，即此时时分复用单元将拨码开关s1的码值作为帧头码，其他码元和原巴克码被当做了数据码元，从而原本应该解复用显示拨马开关的光条没有正常显示。
)
答：通过观察灯可知，解复用拨码开关的光条没有正常的显示，在实验中光条先于拨码开关的一致，后开始出现不规则的亮灭，最终光条全部熄灭。
通过码同步原理可知，这是假同步状态的表现:时分复用单元将拨码开关的码值作为了帧头码，而其他的码元和原来的巴克码被当做了数据码元。
这导致在检查01110010时按照8位一个用户的数据，进行下面的采集。
六、实验收获
1、对实验箱以及示波器的使用更加熟练了。
2、对滤波法位同步提取位同步信号的原理及其对信息码的要求更为清晰。
3、掌握了用数字锁相环提取位同步信号的原理及其对信息码的要求。
4、对位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念有了深刻的了解。
5、把巴克码识别原理，同步保护原理，假同步、漏同步、捕捉态、维持态的概念掌握得更加牢固。
