数字电子技术基础实验三 时序电路设计

第5章时序逻辑电路学习要点5.1 概述数字电子技术的两个重要组成部分：所以时序逻辑电路必须含有具有记忆能力的存储元件，最常用的存储元件是触发器。

在时序逻辑电路中既包含输出信号只取决于输入信号的门电路部分，又包含能实现存储功能的触发器部分。

&Q 时序逻辑电路示意图按照时序逻辑电路中触发器触发方式的不同，时序逻辑电路可以分为:同步时序逻辑电路&Q1Q该电路位为同步时序逻辑电路常用的时序逻辑电路描述方法有方程式、状态表、状态图和时序图。

例时序逻辑电路的输出逻辑表达式。

各触发器输入端的逻辑表达式。

&Q 1Q Q X1K Q==--将驱动方程代入相应触发器的特性方程中，所得到的该触发器的次态方程。

时序逻辑电路状态表00/0000/Z X 1n Q 10n Q +11n Q+0n Q--描述触发器的动态行为，显示了触发器如何根据当前所处的状态对不同的情况做出反应。

当X=1时，“00”、“01”、“10”、“11”这四个状态构成一个循环，称为“主循环”或如果每个无效状态在若干个时钟作用后都能够转入有效状态，进入“有效循环”，那么，称这个电路具有自启动能力；否则电路就不具有自启动能力。

器，并且不具有自启动能力。

--描述在时钟源CP作用下时序逻辑电路的状态及输出随输入和时间变化的波形，通常指有效循环的波形图。

作用下，各个触发器状态的变化情况。

5.2 时序逻辑电路的分析电路图同步时序逻辑5.2.2 同步时序逻辑电路分析举例例1 分析图示电路实现的逻辑功能。

各触发器初始状态为0。

Q 0Q 1Q 1Q 即各触发器的输入逻辑表达式：n Q Q 01=）输出方程：n QZ 0=（3）把驱动方程代入D 触发器的特征方程得状态方程：1n Q D +=10n n QQ+=n n n n n QQ Q Q Q10111+=+信号的作下，各触发可以看到，电路在时钟脉冲的作用下，每经过4个CP，电路状态循环一次，并且按照“11”、“10”、“01”、“00”降序排列。

实验三、时序电路一、实验目的1.掌握时序电路的组成和设计的思想方法，提高对基本逻辑部件的分析能力和设计能力。

2.通过对各时序波形的测试、观察、分析提高实际动手能力。

3.了解工作脉冲、节拍、周期三者之间的关系，增加对时序系统的理解，进一步深化理解计算机的工作原理。

二、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要一直做到整个时序电路工作正常、输出波形正确和完整为止。

三、实验设备及器件JZY L—Ⅱ型计算机组成原理实验仪一台芯片：74LS193:4位二进制计数器一片74LS08: 二输入端四与门一片74LS10: 三输入端三与非门一片74LS04: 六个反相器二片四、实验电路实验参考电路说明：1）第Ⅰ部分74LS193芯片为时钟脉冲计数分频电路，产生(Q0—Q3)方波信号。

2）第Ⅱ部分为节拍输出（T1—T4）。

3）第Ⅲ部分产生工作脉冲（m1—m3）。

五、实验要求及步骤1.实验前的准备1）复习有关时序电路的内容。

2）弄清电路中各部分间的关系及信号间的逻辑关系。

3）参考芯片手册，将实验电路图变成芯片间引脚的连线图，或给电路图标上引脚号，以减少不必要的麻烦，节省实验时间。

4）考虑怎样用指示灯来显示十二个波形，怎样画出波形图。

2.实验步骤实验可按参考电路中1到3个部分按搭积木的方式进行（以免全部连线后难以查错），完成第一部分线路的连线后对该部分进行波形测试，直到获得较为理想的时钟脉冲和输出信号，并观察CP与Q1—Q3之间的关系，直至正确，然后在第一部分的基础上连接第二部分线路，再调试，在记录……直到最后全部完成。

注：连线时应断开电源，以免短路和断路、损坏设备。

3.实验报告要求1）画出实验电路，并标上引脚号。

2）画出实验中观察到的波形图（画一个完整的周期），包括CP、Qi、Ti、mi四种波形。

3）给出CP的频率，说明CP与Qi间的频率关系，节拍在时间上先后关系周期是多少，Ti 和mi间的关系。

4）实验中一个周期含有哪几个节拍，结合计算机机器指令的执行过程说明周期节拍，工作脉冲所起的作用和地位。

实验三时序逻辑电路设计一、实验目的1、了解和逐步掌握一般时序逻辑电路的设计方法；2、熟练掌握计数器模块的设计方法；3、熟练掌握数码管动态显示的原理和控制方法；4、熟悉和掌握嵌入式逻辑分析仪Signal TapⅡ的使用和测试方法。

二、实验设备计算机、QuartusⅡ软件、实验箱三、实验内容在QuartusⅡ软件中采用VHDL语言完成一个具有异步复位和同步使能功能的模200计数器的设计。

具体要求如下：1、通过3个按键或开关分别控制时钟信号、使能信号和复位信号；2、计数器的计数值通过3个数码管动态显示、进位输出通过一个发光二极管的亮灭来表示；3、可以通过按键控制计数器计数，正常情况下计数器自动计数；4、对实验结果进行测试时，使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ实时测试，并观察计数器的相关端口信号的变化。

四、实验步骤注意：详细步骤根据具体实验过程独立完成。

图-1 开关量输入输出模块S1—s8是带自锁的单刀单执拨码开关，在开关未拨动时是低电平，拨动时J1为高电平并保持高电平不变，只有回拨开关时J1才恢复低电平输入。

图-2 按键模块此模块共有8个按键，BUTTON1—BUTTON8是轻触按键；在按键未按下时JP6为高电平输入，按键按下后JP6对FPGA输入低电平，松开按键后恢复高电平输入。

图-3 LED 灯指示模块该模块有8个LED指示灯，在使用时候只需要用排线连接JP5和FPGA连接，FPGA输出低电平时指示灯亮。

图-4 动态数码管原理图五、实验总结注：包括对软件操作方法、实验设计方法或思路等的总结和体会两部分。

六、实验结果和分析实验结果包括两部分内容：1、程序清单2、截图及结果分析注意：截图应注明名称，如“图1 200计数器仿真波形”、“ 图2 Signal TapⅡ中计数器输出波形”等；仿真波形要有适当的文字分析。

本实验截图共有3个：（1）200计数器仿真波形；（2）顶层设计原理图或RTL图。

实验三时序逻辑电路的设计电14 杨天宇2011010949一、实验目的1、学习时序逻辑电路的分析方法和设计方法；2、熟悉并掌握利用中小规模芯片实现时序逻辑电路的方法。

；3、提高调试数字电路的能力。

二、预习任务1、根据试验任务要求完成电路设计，包括：（1）查阅元件盒中74HC74、74HC191和74HC161的引脚图、功能表和时序图。

74HC74：引脚图：功能表：74HC191（十六进制、异步预置数、无置零）引脚图：功能表：时序图：74HC161（十六进制、异步置零、同步预置数）引脚图：功能表（左图）：时序图（右图）：（2）根据实验二中的建议步骤，并根据本次实验的任务要求，写出电路设计的思路，并根据任务和盒中74系列芯片画出实现电路功能的逻辑图。

三、实验任务（一）必做任务步骤1 利用74HC161设计一个六十进制计数器由于需要接入数码管进行显示，因此需要将60分解成个位10乘以十位6，分别用十六进制计数器表示。

此处两个十六进制计数器均选用74HC161（异步置零、同步预置数），二者均使用同步预置数来实现六十进制，设计电路图如下，异步置零端口CLR接高电平，经仿真可以实现0~59的显示。

步骤2 利用74HC191设计一个十二进制计数器（0~11）用两个74HC191（异步预置数、无置零）输出十二进制信号，得到的信号为0至11，需要将其接入两只数码管。

由于74HC191为异步预置数，因此需要在输出为12时产生置数信号。

设计电路图如下，CLK暂时接时钟信号，经仿真可以实现0~11的显示。

步骤3 用十二进制计数器和六十进制计数器设计时钟电路将前面两个电路进行连接，将分钟的进位信号作为时钟的CLK，经仿真可以实现00：00~11：59的显示。

步骤4 修改设计实现手动清零可以用学习机上的拨码开关输入0或1，当输入为0时异步置零，输入为1时正常计数。

在设计电路图和仿真时用开关替代拨码开关。

设计电路图如下，经仿真可以实现手动清零。

实验时序电路实验报告摘要：时序电路是数字电路中的一种重要电路，它负责控制系统中各个部件和信号的时序关系。

本实验旨在通过设计和实现一个简单的时序电路，加深对时序电路原理的理解，并掌握时序电路设计的基本方法和步骤。

在实验中，我们采用了JK触发器和计数器等器件，通过逻辑电平的高低和输入信号的输入顺序来实现不同的时序控制功能。

通过实验我们发现，在正确配置和连接时序电路的各个部件后，时序电路可以准确地按照预定的时序顺序进行工作，实现了预期的控制效果。

一、实验目的1. 了解时序电路的基本概念和工作原理；2. 掌握JK触发器和计数器的基本特性和设计方法；3. 设计和实现一个简单的时序电路。

二、实验器材和设备1. 实验台板2. 集成电路（IC）：7404、74107、741613. 电源、导线等三、实验原理1. 时序电路简介时序电路又称为序贯电路，是数字电路中按照一定的时序和顺序进行工作的电路。

它根据输入信号和内部时钟信号的时序关系来控制系统的输出，能够实现各种复杂的逻辑控制功能。

时序电路对时钟信号的边沿触发具有较高的要求，通常使用触发器作为时序电路的基本单元。

2. JK触发器JK触发器是一种常用的时序电路元件，具有两个正反馈输入端（J和K）和两个输出端（Q和Q'）。

JK触发器的工作原理是当时钟触发信号为上升沿时，J、K输入信号控制Q输出端的电平状态。

3. 计数器计数器是一种常用的时序电路模块，它可以根据时钟信号的输入进行计数，并输出对应的计数结果。

常见的计数器有二进制计数器、十进制计数器等。

四、实验内容和步骤1. 实验电路的设计根据实验要求和所学知识，设计一个简单的时序电路。

本实验中，我们设计一个由两个JK触发器和一个计数器构成的时序电路。

其中，JK触发器用于接收输入信号和时钟信号，并根据输入信号的顺序和时钟信号的边沿触发生成输出信号；计数器用于对输入信号的个数进行计数，并根据计数结果控制输出信号的状态。

时序电路的设计实验报告时序电路的设计实验报告引言：时序电路是数字电路中的一种重要类型，它在各种电子设备中都有广泛应用。

本实验旨在通过设计一个简单的时序电路，来加深对时序电路原理和设计方法的理解。

实验目的：1. 理解时序电路的基本原理和工作方式；2. 掌握时序电路的设计方法；3. 通过实际设计和调试，提高电路设计和故障排除的能力。

实验器材和元件：1. 逻辑门集成电路（例如74LS00、74LS04等）；2. 触发器集成电路（例如74LS74等）；3. 电阻、电容、开关等辅助元件；4. 示波器、数字信号发生器等测试设备。

实验原理：时序电路是根据输入信号的时序关系来控制输出信号的电路。

它通常由触发器、计数器、多路选择器等组成。

触发器是时序电路的基本组成单元，它能够存储和传递数据，并且根据时钟信号的变化来改变输出状态。

实验步骤：1. 根据实验要求，确定时序电路的功能和输入输出要求；2. 根据功能要求，选择合适的逻辑门和触发器进行电路设计；3. 根据设计原理，绘制电路原理图；4. 按照原理图，进行电路的布线和焊接；5. 使用数字信号发生器提供输入信号，通过示波器观察输出信号；6. 调试电路，确保电路按照设计要求正常工作；7. 对电路进行性能测试和稳定性测试；8. 记录实验数据和观察结果；9. 分析实验结果，总结电路设计中的问题和经验。

实验结果：经过设计和调试，本次实验成功实现了所要求的时序电路功能。

输入信号经过时序电路处理后，输出信号按照预期的时序关系变化。

实验数据表明，电路的稳定性和性能良好。

实验总结：通过本次实验，我深入了解了时序电路的原理和设计方法。

在实际操作中，我遇到了一些问题，例如电路布线不当导致信号干扰、触发器的选择不合适等。

通过调试和修改，我逐渐解决了这些问题，并获得了宝贵的经验。

同时，我也意识到了时序电路设计的重要性，它直接影响到整个电子设备的性能和稳定性。

未来展望：时序电路是数字电路中的基础知识，我将继续深入学习和研究相关内容。