数电实验_时序逻辑电路

数电基础：时序逻辑电路

虽然每个数字电路系统可能包含有，但是在实际应⽤中绝⼤多数的系统还包括，我们将这样的系统描述为时序电路。

时序电路是由最基本的加上反馈逻辑回路（输出到输⼊）或器件组合⽽成的电路，与最本质的区别在于时序电路具有记忆功能。

1. 简介 是数字逻辑电路的重要组成部分,时序逻辑电路⼜称,主要由 存储电路 和 组合逻辑电路 两部分组成。它和我们熟悉的其他电路

不同,其在任何⼀个时刻的输出状态由当时的输⼊信号和电路原来的状态共同决定,⽽它的状态主要是由存储电路来记忆和表⽰的。同时时序

逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路⽽⾔,往往具有难度⼤、电路复杂并且应⽤范围⼴的特点 。

在数字电路通常分为和时序逻辑电路两⼤类，组合逻辑电路的特点是输⼊的变化直接反映了输出的变化，其输出的状态仅取决于输⼊的当前

的状态，与输⼊、输出的原始状态⽆关，⽽是⼀种输出不仅与当前的输⼊有关，⽽且与其输出状态的原始状态有关，其相当于在组合逻辑的

输⼊端加上了⼀个反馈输⼊，在其电路中有⼀个存储电路，其可以将输出的状态保持住，我们可以⽤下图的框图来描述时序电路的构成。

从上⾯的图上可以看出，其输出是输⼊及输出前⼀个时刻的状态的函数，这时就⽆法⽤组合逻辑电路的函数表达式的⽅法来表⽰其输出函数

表达式了，在这⾥引⼊了现态（Present state)和次态（Next State)的概念,当现态表⽰现在的状态（通常⽤Qn来表⽰），⽽次态表⽰输⼊

发⽣变化后其输出的状态 （通常⽤Qn+1表⽰），那么输⼊变化后的输出状态表⽰为

Qn+1=f(X,Qn)，其中：X为输⼊变量。

组合电路和存储元件互联后组成了时序电路。存储元件是能够存储信息的电路。存储元件在某⼀时刻存储的⼆进制信息定义为该时刻

存储元件的状态。时序电路通过其输⼊端从周围接受⼆进制信息。时序电路的输⼊以及存储元件的当前状态共同决定了时序电路输出

的⼆进制数据，同时它们也确定了存储元件的下⼀个状态。时序电路的输出不仅仅是输⼊的函数，⽽且也是存储元件的当前状态的函

广东海洋大学学生实验报告书（学生用表）

实验名称 课程名称 课程号

学院(系) 专业 班级 学生姓名 学号 实验地点 实验日期

实验4 计数器及其应用

一、实验目的

1、熟悉中规模集成计数器的逻辑功能及使用方法

2、掌握用74LS161构成计数器的方法

3、熟悉中规模集成计数器应用

二、实验原理

计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161的功能及应用。

1、中规模集成计数器

74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：

管脚符号说明：电源正端Vcc，接+5V ；异步置零（复位）端Rd；时钟脉冲CP；预置数控制端 A、B、C、D；数据输出端 QA、QB、QC、QD；进位输出端 RCO：使能端EP，ET；预置端 LD；

图1 74LS161 管脚图 GDOU-B-11-112 该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：

表1 74LS161 逻辑功能表

2、实现任意进制计数器

由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。

实验七 时序逻辑电路的测试

一、 实验目的：

1、熟悉时序逻辑电路的分析方法。

2、掌握时序逻辑电路的测试方法。

二、实验原理：

简述时序逻辑电路的分析方法：

根据时序逻辑电路分析步骤，得出电路的逻辑功能，进行测试。在时钟信号输入端加入合适的脉冲信号，然后观察各单元部件之间的配合是否满足要求，将实验现象和理论分析结果进行比较。

例如，图10—2是4位二进制异步加法计数器的测试，

图10—1 实验电路图 图10—2 实验电路图 图10—3 实验电路图

可以采用以下几种方法：

（1）用示波器观察波形。在计数器的CP端加入时钟脉冲信号，然后用示波器分别测试脉冲信号CP的波形及计数器的输出端Q3、Q2、Q1、Q0的波形。

（2）用数码管显示。 在计数器的CP端加入时钟脉冲信号，将计数器的输出端接至字符显示译码器，由数码管可以显示出计数器CP端输入脉冲的个数。

（3）用0—1显示器显示二进制数。在计数器的CP端加入时钟脉冲信号，然后用0—1显示器观察计数器的输出端Q3、Q2、Q1、Q0状态的变化。

三、实验仪器及器材：

实验仪器设备：DGJ—2型电工技术实验装置 （D71—2数电实验挂箱）

集成块：74LS112 74LS74 74LS00

四、实验内容与步骤：

（1）根据图10—1连接电路，然后分别用“实验原理”介绍的方法对该电路进行测试，并画出电路的工作波形、状态表，描述电路的逻辑功能。

Q3 Q2 Q1 Q0 q3 q 2 q 1 q 0 CP0 CP1 CP2

CP3

0 0 0 0 0 0 0 1 1

0 0 0 1 0 0 1 0 1 1

0 0 1 0 0 0 1 1 1

0 0 1 1 0 1 0 0 1 1 1

0 1 0 0 0 1 0 1 1

0 1 0 1 0 1 1 0 1 1

0 1 1 0 0 1 1 1 1

i 目 录

第1章 数字逻辑电路实验基础知识........................................................................ 1

1.1 实验的基本过程............................................................................................ 1

1.1.1 实验预习.............................................................................................. 1

1.1.2 实验数据记录...................................................................................... 1

1.2.3 实验报告.............................................................................................. 2

1.2 实验操作规范和常见故障检查方法............................................................ 3

1.2.1 实验基本操作规程.............................................................................. 3

1.2.2 电路连接操作...................................................................................... 4

1.2.3 故障检查方法...................................................................................... 5