下载文档原格式
静态随机存储器工作原理
静态随机存储器（Static Random Access Memory，SRAM）是
一种用于计算机内存的存储设备，其工作原理是利用存储电路中的稳定电荷储存信息。
SRAM由一组双稳态触发器构成，每个触发器可以储存一个
二进制位（bit），这些触发器以交叉反馈方式连接，形成稳
定的存储单元。
每个存储单元都有两个稳定的状态，即0和1，分别对应着低电平和高电平的电信号。
SRAM的读写操作是通过控制信号来完成的。
当要读取某个
存储单元的值时，控制电路将相应行线选通，并将其连接到读取电路，读取电路通过放大和判别电路将单元的电平状态转换为相应的输出信号。
当要写入某个存储单元的值时，控制电路将相应行线选通，并将写入数据送入存储单元，存储单元根据输入数据的电平状态来改变其状态。
SRAM相对于动态随机存储器（DRAM）来说，具有读写速
度快、读写可靠性高的特点，但也相应占用较大的面积和功耗较高。
因此，在计算机系统中，SRAM通常用于高速缓存等
需要快速读写的存储器部分。
静态随机存储器单粒子翻转效应截面的蒙特卡罗模拟高丽娟; 白彩艳【期刊名称】《《山西师范大学学报（自然科学版）》》【年(卷),期】2019(033)003【总页数】5页(P40-44)【关键词】单粒子翻转效应; 截面; Geant4; 重离子【作者】高丽娟; 白彩艳【作者单位】晋中学院数理学院山西晋中030619【正文语种】中文【中图分类】O571.1; O572.2近三十年来，单粒子翻转(SEU)分析的理论和实验分析均基于长方体(RPP)模型，但是该模型在评估亚微米和纳米器件时会出现较大的偏差[1～6].这主要是因为尺寸较小的器件对电荷更加敏感，发生单粒子效应需要的临界电荷更少，仅为fC级，即使很少的电荷被收集，也会使器件发生单粒子翻转，而RPP模型仅将离子的径迹描述为一条直线，没有考虑其具体的径迹分布，造成电荷收集的模拟不够准确.对于小尺寸的器件来说，详细的描绘离子的径迹(直接电离或核反应)显得更为重要.随着计算机模拟技术的发展，人们更偏向于使用蒙特卡洛方法结合器件仿真软件来评估器件的可靠性，近年来，Kevin等人提出一种新的模拟计算方法[7]，这种方法可以弥补RPP模型的不足，对器件的SEU评估有较准确的模拟结果.Kevin等人的模拟主要基于0.25 μm的静态随机存储器(SRAM).本文将针对更小尺寸的SRAM(0.15 μm)，基于蒙特卡罗软件Geant4 来进行单粒子翻转效应的模拟.表1 实验用离子及其参数Tab.1 The experiment ions and their parameters离子种类离子能量(MeV)表面LET(MeV·cm-2/mg)射程(μm)Li47.30.42282.7C32.5803.111.7335.49127.1F1004.4372.65Si1508.8057. 84Cl16512.947.69Ti17021.934.85Br23041.931.40图1 器件的单粒子翻转截面Fig.1 SEU cross section of the SRAM1 实验介绍及结果本次实验中选取日本瑞萨公司0.15 μm工艺16 M的静态随机存储器(型号R1LV1616RSA)作为测试对象，在中国原子能科学研究院HI-13串列加速器上对其进行了单粒子翻转效应实验.实验中选择的离子种类及参数如表1所示.经过测试，该器件的单粒子翻转截面如图1所示.图中横坐标为离子零度入射器件时的有效LET.在计算有效LET时，考虑了器件敏感区上方的覆盖层厚度.纵坐标为得到的单粒子翻转截面，图中的误差为统计误差.2 单粒子翻转的蒙特卡罗模拟2.1 物理过程的选取在微电子器件的单粒子效应模拟中，离子径迹是模拟计算电荷收集、瞬态脉冲和节点电压变化等的重要参数，其精度会影响单粒子效应的模拟结果.本工作使用Geant4模拟SRAM的单粒子翻转截面，必须选择合适的物理模型，得到较准确的电荷沉积，才能获得较为准确的计算结果.离子入射Si材料，如仅考虑直接电离，除主径迹之外还需考虑δ电子(可以发生三次以上电离的电子)电离沉积的能量，若离子能量较高，还要考虑核反应过程.理论研究表明，随着器件特征尺寸的减小和重金属(Cu、Au等)的使用，δ电子和核反应已成为器件发生单粒子效应的原因[8～12].因此模拟时要针对主离子和电子选择物理过程和模型，对Li离子还添加了核反应过程.对于电子选择了Geant4中的Penelope(PENetration and Energy Loss of Positron and Electrons)代码.在该代码中包含了光子、电子和正电子的一系列物理过程.对重离子能量损失的模拟主要选择了G4ionIonisation类，该类包含了BetherBloch模型、 Bragg模型和BraggIon模型.为了验证物理过程选取的准确性，计算了δ电子和300 MeV/n Fe离子的阻止本领(图2和图3).图2为电子射程随能量的变化，从图中可以看到本次工作中阻止本领与其他结果有较好的一致性[13～18]，尤其是电子的射程与Xapsos[17]的结果几乎吻合.图3为300 MeV/n Fe离子的阻止本领随射程的变化，从图中可以看到在射程小于1 000 nm大于10 nm的范围内，本次工作的结果与Colladant[18]和Akkerman[13]的结果都有较好的一致性，但是当射程小于10 nm时，本次结果和Colladant的结果都逐渐小于Akkerman的结果.而当射程大于1 000 nm 后，随着射程的增大，本次计算结果与Colladant的结果相差也越来越大.造成这Energe (eV)Radial distance (nm)图2 电子射程随能量的变化Fig.2 Dependence of electronic range on the energy图3 300 MeV/n Fe离子阻止本领随射程变化Fig.3 Dependence of stopping ability on radial distance for 300MeV/n Fe ion些差别的原因主要是计算代码不同，其中的物理模型的精度也有所不同.这些差别不会影响下面的计算.2.2 模型介绍本文所采用的器件为商用器件，很难获取准确的参数，同时采用经验模型来构建器件的敏感体积，这种敏感体积是一种线性关联的权重敏感体积，如下式所示.其中，αi为权重因子，用来度量电荷收集效率，它代表由能量Ei收集到电荷Q的效率因子.总的电荷收集是N个敏感体积中沉积能量权重分布的总和.如果N=1，则模型过渡为RPP模型.假设：(1)截面曲线的形状完全是来自内在单元的电荷收集效率，敏感体积的表面积直接与重离子截面相关；(2)敏感体积为同轴的立方体；(3)敏感体积的深度相同;(4)体积中的电荷收集效率α是归一的(在所有体积重叠的部分，α=1)通过假定1，LET 对应En的敏感区域可以由式(2)描述，公式中的E0，σsat，s和w是威布尔拟合参数.(2)An的计算是任意的，可以根据式(3)来选择，其中n取值为0到N-1.(3)点数N对应于模拟中敏感体积的个数，第n个敏感体积的效率αn由式(4)给出, 式中u是单位阶跃函数，Ec是 En到En+1之间的能量值，由式(5)计算得到, 式(4)中的单位阶跃函数是为了满足假定4，即式(6).(4)(5)(6)由于敏感体积设计为同轴的，通过式(6)，第0个体积中的净电荷收集效率为100 %.该敏感体积的深度D与阈值LET0处的临界电荷(单位:fC)相关,LET单位为MeV·cm-2/mg，深度单位为μm,它们的关系如式(7)所示.在模拟计算时，必须根据已有的信息，预先假定一个临界电荷或敏感体积深度D.Qcrit(fC)=10.35·LET0·D(7)构建好灵敏体积后，将其放置在另一个代表存储单元的体积中，令离子随机入射存储单元的表面，统计在灵敏体积中沉积的能量大于临界电荷的粒子数占总粒子数的比例，再乘以存储单元的面积S则可以获得器件的截面.3 单粒子翻转效应截面模拟3.1 截面拟合首先对器件的实验数据进行Weibull拟合，Weibull函数如式(8)所示σ=σsat×{1-exp[-(L-E0)/W]s}(8)拟合时，截面的误差为统计误差，认为分布在2倍标准偏差范围内的数据为有效数据，即置信区间为95 %.采用约化χ2来评价拟合结果.通过多次拟合，得到的最佳拟合参数如表2所示.3.2 敏感体积构建获得拟合参数后，拟构建10个权重敏感区，即N=10，再利用式(2)～式(5)计算每个敏感区的面积和电荷收集效率，计算结果如图4所示.表2 Weibull函数拟合参数Tab.2 The fitting parameters of Weibull Function 参数σsatE0sWχ2/n拟合值2.62e-90.95.4516.412.71图4 权重敏感体积的面积和电荷收集效率Fig.4 Dependence of the area of the weight sensitive volume on the charge collection efficiency图5 存储单元示意图Fig.5 Storage unit schematic diagram构建好权重灵敏体积后，将其放置在构建的存储单元中(图5)，图中的SV即权重灵敏体积.在灵敏区上方设置了厚度为8 μm的Si覆盖层，存储单元的衬底也是Si 材料.另外，我们假定敏感区深度为漏区反偏pn结的耗尽层宽度，约为0.25 μm，Si衬底为10 μm.3.3 计算结果本次模拟计算了实验中使用的所有离子，其中Li离子考虑了核反应，模拟中的入射粒子数为5×107结果，结果如图6所示.图中黑色原点为计算结果，方框为上文中的实验结果，可以看到，计算结果与实验结果有较好的一致性，尤其是F、Si、Cl和Ti离子的结果与实验结果吻合得更好.图6 截面随LET的变化Fig.6 Dependence of cross section on LET4 结语本文基于蒙特卡罗软件Geant4，建立合理的经验模型，模拟计算了0.15 μm工艺的SRAM的单粒子翻转截面，结果表明该经验模型适用于亚微米特征尺寸的器件，对器件的评估有重要的意义.【相关文献】[1]Dodd P E, Shaneyfelt M R, Horn K M, et al.SEU-sensitive volumes in bulk and SOI SRAMs from first-principles calculations and experiments [J].IEEE Trans NuclSci,2003,489(6):1893～1903.[2]Schwank J R, Dodd P E, Shaneyfelt M R, et al.Charge collection in SOI capacitors and circuits and its effect on SEU hardness [J].IEEE Trans Nucl Sci, 2002, 49(6): 2937～2947. [3]Reed R A, Marshall P W, Kim H, et al.Evidence for angular effects in protoninduced single-event upsets [J].IEEE Trans Nucl Sci,2002,49(6):3038～3044.[4]Reed R A,McNulty P J, Abdel-Kader W G.Implications of angle of incidence in SEU testing of modern circuits [J].IEEE Trans Nucl Sci,1994, 41(6): 2049～2054.[5]Weller R A, Sternberg A L, Massengill L W, et al.Evaluating average and atypical response in radiation effects simulations [J].IEEE Trans Nucl Sci,2003,50(6):2265～2271. [6]Petersen E L.Predictions and observations of SEU rates in space [J].IEEE Trans Nucl Sci,1997,44(6):2174～2187.[7]Kevin M Warren, Rorbert A Weller.Application of RADSAFE to model the single evevt upset respose of a 0.25 μm CMOS SRAM [J].IEEE Trans Nucl Sci,2007,54(4):898～903. [8]Dodd P E, Schwank J R, Shaneyfelt M R, et al.Impact of heavy ion energy and nuclear interactions on single-event upset and latchup in integrated circuits[J].IEEE Trans Nucl Sci,2007,54(6):2303～2311.[9]Warren K M, Weller RA, Mendenhall M H,et al.The contribution of nuclear reactions to heavy ion single event upset cross-section measurements in a high-density SEU hardened SRAM [J].IEEE Trans Nucl Sci,2005,52(6):2125～2131.[10]Kobayashi A S, Ball D R, Warreb K M, et al.The effect of metallization layers on single event susceptibility[J].IEEE Trans Nucl Sci, 2005, 52(6):2189～2193.[11]Melanie Raine, Marc Gaillardin.Effect of the ion mass and energy on the response of 70 nm SOI transistors to the ion deposited charge by direct Ionization [J].IEEE Trans Nucl Sci,2005,57(4):1892～1899.[12]King M P, Reed R A, Warren R A, et al.The impact of delta-rays on single-event upsets in highly scaled SOI sRAMs [J]. IEEE Trans Nucl Sci, 2010, 57(6):3169～3175.[13]Akkerman A, Barak J, Emfietzoglou D, et al.Ion and electron track-structure and its effects in silicon:model and calculations [J].Nuclear Instruments and Methods in Physics Research B,2005,227:319～336.[14]David K Brice.Stopping powers for electrons and positrons ICRU report37:international commission on radiation units and measurements[J].Nuclear Instruments and Methods in Physics Research Section B,1985,12(1):187～188.[15]Hamm R N.Dose calculations for Si-SiO2 layred structures by X rays and Co-60 gamma rays [J]. IEEE Trans Nucl Sci,1986,33(6):1236～1239.[16]Kuhr J Ch, Fitting H J.Monte Carlo simulation of electron emission from solids [J].Electron Spect Relat Phenom,1999,105:257～273.[17]Xapsos M A.Applicability of LET to single events in microelectronic structures [J].IEEETrans Nucl Sci,1992,39(6):1613～1621.[18]Howard J W, Block R C，Dussault H, et al.A novel approach for measuring the radial distribution of charge in a heavy-ion track[J].IEEE Trans Nucl Sci, 1994,41(6): 2077～2084.。
静态ram的名词解释静态RAM（Static Random-Access Memory）是一种常用于计算机内存系统的半导体存储器。
它与动态RAM（Dynamic Random-Access Memory）相对，两者之间有着一些重要的差异。
本文将对静态RAM进行详细的名词解释，介绍其结构、工作原理、特点以及应用领域。
一、结构和工作原理静态RAM由一组存储单元组成，每个存储单元通常由一个触发器（flip-flop）构成。
存储单元可存储一个二进制位（0或1），多个存储单元则构成了一个静态RAM单元。
在每个存储单元中，触发器的状态（高电平或低电平）表示着对应二进制位的值。
静态RAM以位（bit）为基本存储单元，不同于动态RAM以字节（byte）为基本存储单元。
每个位都由一个触发器组成，通常由6个晶体管构成。
这些晶体管实现了存储、刷新和读取操作。
在静态RAM中，数据的状态可以被保持，直到被修改或重新写入。
这种保持数据的特性使得静态RAM较为快速，读取速度快，对读写访问速度的限制较小。
然而，静态RAM也需要消耗更多的电力和占用更多的空间。
二、特点1. 高速性：相对于动态RAM而言，静态RAM具有更快的存取速度。
这主要是因为静态RAM存储单元的构造较为简单，不需要刷新操作。
2. 不需要刷新：静态RAM的数据状态可以一直保持，无需定期刷新。
这在某些实时应用中尤其重要，例如高性能计算、图像处理和网络通信等。
3. 较低的功耗：由于静态RAM不需要频繁的刷新操作，相对于动态RAM而言，它对功耗的需求较低。
4. 容量限制：静态RAM存储单元所需的面积较大，因此相对来说其容量限制较为严格。
这也导致静态RAM在成本上相对较高，因此在大容量存储需求下往往采用动态RAM。
5. 稳定性：静态RAM的存储单元可以保持数据状态，因此对于需要保持长时间数据稳定性的应用是一种理想的存储解决方案。
三、应用领域静态RAM广泛应用于各种计算机系统和电子设备，包括个人电脑、服务器、网络路由器、嵌入式系统等。
存储芯片分类存储芯片是计算机系统中常见的一种主要硬件设备，用于存储和读取数据。
根据不同的工作原理和使用场景，存储芯片可以分为多种不同的类型。
下面将介绍几种比较常见的存储芯片分类。
一、随机存取存储器（RAM）随机存取存储器，即RAM（Random Access Memory），是指可以按照任意顺序访问的存储器。
RAM芯片根据存储单元的基本结构和工作方式的不同，可以分为静态RAM（SRAM）和动态RAM（DRAM）两大类。
1. 静态RAM（SRAM）静态RAM（SRAM）在存储每一位数据时，使用一个触发器来存储，因此读写速度快，且不需要刷新操作。
但是，由于每个触发器需要多个晶体管，所以芯片密度较低，成本也较高。
静态RAM主要用于高速缓存存储器等需要快速读写的应用。
2. 动态RAM（DRAM）动态RAM（DRAM）使用电容来存储每一位数据。
虽然动态RAM的存储单元比静态RAM简单，因此可以实现更高的芯片密度，但是电容容易失去电荷，需要定期进行刷新操作，因此读写速度相对较慢。
动态RAM广泛应用于主存储器等大容量存储需求较高的环境。
二、只读存储器（ROM）只读存储器，即ROM（Read-Only Memory），是指在制造过程中被烧写或者写入之后就无法再次修改的存储器。
根据ROM芯片的工作原理和可修改性，可以将ROM分为多种不同类型。
1. 掩模式只读存储器（Mask ROM）掩模式只读存储器（Mask ROM）在制造过程中被烧写了数据，一旦烧写完成后就无法再次修改。
掩模式只读存储器的成本比较低，但是需要在设计阶段提前确定需要存储的内容。
2. 可编程只读存储器（Programmable ROM）可编程只读存储器（Programmable ROM）可以在生产过程中通过特定的设备进行一次性的编程。
可编程只读存储器的成本比较低，但是编程过程不可逆。
3. 电可擦除可编程只读存储器（Electrically Erasable Programmable ROM）电可擦除可编程只读存储器（Electrically Erasable Programmable ROM，EEPROM）可以通过电压调节擦除和编程操作，可以多次擦写和编程。
第三章习题答案1．名词解释随机存储器：随机存取存储器简称RAM，也叫做读/写存储器，它能够通过指令随机地、个别地对其中各个单元进行读/写操作。
随机存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。
按照存放信息原理的不同，随机存储器又可分为静态和动态两种。
只读存储器：只读存储器是只能随机读出已经存储的信息，但不能写入新的信息的存储器。
位扩展：位扩展是指用多个存储器器件对字长进行扩充。
位数的扩展是利用芯片的并联方式来实现的，各存储芯片地址线、片选端和读写控制线并联，数据端单独引出。
全译码法：除了将低位地址总线直接连至各芯片的地址线外，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。
相联存储器地址映象：地址映像的功能是应用某种函数把CPU发送来的主存地址转换成Cache的地址。
地址映象方式通常采用直接映象、全相联映象、组相联映象三种方式。
Cache：高速缓冲存储器。
虚拟存储器：虚拟存储器（VirtualMemory）又称为虚拟存储系统，是以存储器访问的局部性为基础，建立在主存一辅存物理体系结构上的存储管理技术。
它是为了扩大存储容量，把辅存当作主存使用，在辅助软、硬件的控制下，将主存和辅存的地址空间统一编址，形成个庞大的存储空间。
程序运行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，这个扩大了的存储空间，就称为虚拟存储器。
存储器带宽：内存储器每秒钟访问二进制位的数目称为存储器带宽，用Bm表示。
它标明了一个存储器在单位时间内处理信息的能力。
存取时间存取时间又称存储器访问时间，是指启动一次存储器操作到完成该操作所需的时间。
逻辑地址：用户可以像使用内存一样利用虚拟存储器的辅存部分。
编程时，涉及辅存大小的空间范围的指令地址称为“虚地址（Virtual Address）”或“逻辑地址”。
物理地址：实际的主存储器单元地址则称为“实地址”或“物理地址（Physical Address）。
Slide1. SRAM的全称是static random access memory，它是一种最常用的memory,核心部分是两个cross-coulped inverter 组成的bi-stable latching circuit，通常称为flip-flop的电路。
SRAM static的特性主要是它不需要像DRAM那样定期对存储的数据进行刷新，只要Vdd 不掉电，数据就可以稳定存储。
SRAM最主要的应用就是缓存，缓存的作用是在CPU和内存之间进行数据缓冲。
像智能手机这样的一些高端电子产品，SRAM是必不可少的。
SRAM 之所以可以做缓存是因为它有一个最为重要的优点：speed, SRAM的读写频率可以到几个Giga Hz，比DRAM至少快一个order。
SRAM最大的劣势在于density比较低，用的最多的SRAM是所谓的6T traditional SRAM, 1个bitcell有六个MOSFET组成，与SRAM对应的DRAM只需要一个MOSFET加一个capacitor。
bitcell占用面积大导致desity低,density低造成cost 高，具体表现是同样容量的缓存会比内存条造价高很多。
Slide 2. 这是一个目前典型的memory 架构，CPU+3级缓存再加内存条，其中一级缓存经常用8T dual port SRAM,可以用两个port同时读写，速度最高，集成度也最低，三级缓存会用high-density design的SRAM，集成度最高，速度最低。
从下面这幅实物图可以清楚看到multi-core 和三级缓存做在一起，stand alone的SRAM已经很少看到，一些低端的电子产品在介绍CPU性能参数的时候不会把缓存的信息单独列出来，但是对于像智能手机这样高端的电子产品，缓存的容量和工作频率绝对是一个重要的性能指标。
下面这张图根据价格和读写速度对memory进行一个排列，硬盘速度最低，价格最便宜，内存条其次，缓存速度最高，造价也最高。
DRAM和SRAM基础知识RAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。
不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存。
对于很多用户或者有一定经验的高级用户来说，他可能能说出Athlon XP和Pentium 4的主要不同点，能知道GeForce3和Radeon之间的区别，但是如果真的让他说出各种内存之间的实现机理的主要差别或者解释CAS 2和CAS 3之间的主要差别的话，就可能不是非常的清楚了。
毕竟CPU和显卡之类的东西更容易引起我们的兴趣。
我个人在这方面的知识也是比较片面甚至是一知半解的，所以一直在收集这个方面的资料。
在网上有很多很好的资源，其中Ars technica、Aceshardware、simpletech等网站的资料对于我系统的了解这个方面的知识有很大的帮助。
本文主要以Ars technica的文章为基础编写而成，为大家比较详细的介绍RAM方面的知识。
虽然RAM的类型非常的多，但是这些内存在实现的机理方面还是具有很多相同的地方，所以本文的将会分为几个部分进行介绍，第一部分主要介绍SRAM和异步DRAM（asynchronous DRAM），在以后的章节中会对于实现机理更加复杂的FP、EDO和SDRAM进行介绍，当然还会包括RDRAM和SGRAM等等。
对于其中同你的观点相悖的地方，欢迎大家一起进行技术方面的探讨。
存储原理为了便于不同层次的读者都能基本的理解本文，所以我先来介绍一下很多用户都知道的东西。
RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。
但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。
静态随机存取存储器(SRAM)目录1.前言： (1)2.关于静态存储器SRAM的简单介绍 (2)3.基本的静态存储元阵列 (2)4.基本的SRAM逻辑结构 (3)5.SRAM读/写时序 (7)6.存储器容量的扩充 (8)6.1.位扩展 (8)6.2.字扩展 (9)6.3.字位扩展 (10)1.前言：主存(内部存储器)是半导体存储器。
根据信息存储的机理不同可以分为两类：静态读写存储器(SRAM)：存取速度快动态读写存储器(DRAM)：存储密度和容量比SRAM大。
-VDD一CSDN@rn0_736794312.关于静态存储器SRAM的简单介绍SRAM是采用CMOS工艺的内存。
自CMOS发展早期以来，SRAM一直是开发和转移到任何新式CMOS工艺制造的技术驱动力。
SRAM它实际上是一个非常重要的存储器，用途非常广泛。
SRAM数据完整性可以在快速读取和刷新时保持。
SRAM以双稳态电路的形式存储数据。
SRAM 目前的电路结构非常复杂。
SRAM大部分只用于CPU内部一级缓存及其内置二级缓存。
只有少量的网站服务器及其路由器可以使用SRAM o半导体存储体由多个基本存储电路组成，每个基本存储电路对应一个二进制数位。
SRAM中的每一位均存储在四个晶体管中，形成两个交叉耦合反向器。
存储单元有两个稳定状态，一般为0和1。
此外，还需要两个访问晶体管来控制存储单元在读或写过程中的访问。
因此，存储位通常需要六个MoSFET。
SRAM内部包含的存储阵列可以理解为表格，数据填写在表格上。
就像表格搜索一样，特定的线地址和列地址可以准确地找到目标单元格，这是SRAM存储器寻址的基本原理。
这样的每个单元格都被称为存储单元，而这样的表也被称为存储矩阵。
地址解码器将N个地址线转换为2个N立方电源线，每个电源线对应一行或一列存储单元，根据地址线找到特定的存储单元，完成地址搜索。
如果存储阵列相对较大，地址线将分为行和列地址，或行，列重用同一地址总线，访问数据搜索地址，然后传输列地址。
