当前位置：文档之家 › CMOS模拟集成电路设总复习

CMOS模拟集成电路设总复习

  • 格式：ppt
  • 大小：3.70 MB
  • 文档页数：56

下载文档原格式

  / 56

合集下载

专升本CMOS模拟集成电路分析与设计试卷答案

专升本CMOS模拟集成电路分析与设计试卷答案

专升本CMOS模拟集成电路分析与设计试卷答案专升本《CMOS模拟集成电路分析与设计》一、（共75题,共150分）1. Gordon Moore在1965年预言:每个芯片上晶体管的数目将每（）个月翻一番（2分）A.12B.18C.20D.24.标准答案：B2. MOS 管的小信号输出电阻是由MOS管的（）效应产生的。

（2分）A.体B.衬偏C.沟长调制D.亚阈值导通.标准答案：C3. 在CMOS模拟集成电路设计中，我们一般让MOS管工作在（）区。

（2分）A.亚阈值区B.深三极管区C.三极管区D.饱和区.标准答案：D4. MOS管一旦出现（）现象，此时的MOS管将进入饱和区。

（2分）A.夹断B.反型C.导电D.耗尽.标准答案：A5. （）表征了MOS器件的灵敏度。

（2分）A.B.C.D..标准答案：C6. Cascode放大器中两个相同的NMOS管具有不相同的（）。

（2分）A.B.C.D..标准答案：B7. 基本差分对电路中对共模增益影响最显著的因素是（）。

（2分）A.尾电流源的小信号输出阻抗为有限值B.负载不匹配C.输入MOS不匹配D.电路制造中的误差.标准答案：C8. 下列电路不能能使用半边电路法计算差模增益（）。

（2分）A.二极管负载差分放大器B.电流源负载差分放大器C.有源电流镜差分放大器D.Cascode负载Casocde差分放大器.标准答案：C9. 镜像电流源一般要求相同的（）。

（2分）A.制造工艺B.器件宽长比C.器件宽度WD.器件长度L.标准答案：D10. 某一恒流源电流镜如图所示。

忽略M3的体效应。

要使和严格相等，应取为（）。

（2分）A.B.C.D..标准答案：A11. 选择题:下列结构中密勒效应最大的是（）。

（2分）A.共源级放大器B.源级跟随器C.共栅级放大器D.共源共栅级放大器.标准答案：A12. 下图中，其中电压放大器的增益为-A，假定该放大器为理想放大器。

请计算该电路的等效输入电阻为（）。

模拟CMOS集成电路分析与设计总复习

模拟CMOS集成电路分析与设计总复习
• 5，共模抑制比
第五章 无源与有源电流镜
• 基本电流镜
• 共源共栅电流镜
• 有源电流镜
– 电流镜做负载的差分放大器
• 大信号特性 • 小信号特性 • 共模特性
• 1，基本电流镜的复制关系，L的选择，电 流镜的不足
• 2，有源负载差动对小信号增益求法(辅助定 理、戴维南等效)
第六章 放大器的频率特性
– 大信号差分特性 – 大信号共模特性 – 小信号差分特性 – 小信号共模特性
• MOS管做负载的基本差分对放大器 • 差分放大器的应用－Gilbert单元
• 1，差动相对于单端的优点
• 2，共模电平的变化对简单差动对输出的影 响
• 3，基本差动对大信号特性，静态
• 4，基本差分对共模输入范围的求法，共模 输入电平与小信号增益间的关系，小信号 增益的两种求法(叠加法和半电路法)，单/双 边输入与单/双边输出对增益的影响
• 4，带源极负反馈电阻的共源极：等效跨导， 小信号增益的求法(直观)
• 5，共漏极(源极跟随器)：小信号增益(直观 求法)，无体效应的源极跟随器，小信号特 点
• 6，共栅极：小信号增益
• 7，共源共栅极：大信号特性，输出摆幅， 屏蔽特性，折叠式共源共栅极的大信号特 性
第四章 差动放大器
• 差分放大器简介 • 简单差分放大器 • 基本差分对放大器
• 米勒定理及利用米勒定理求解输入电阻、 电容、极点等
CMOS模拟集成电路分析与设计
——总复习（2010.12）
第一章 绪论
• 研究模拟电路的重要性 • 模拟电路设计的难点 • 研究AIC的重要性 • 研究CMOS AIC的重要性 • 电路设计一般概念
– 抽象级别 – 健壮性设计 – 符号约定

模拟CMOS集成电路设计复习提纲(课堂PPT)

模拟CMOS集成电路设计复习提纲(课堂PPT)

Summary # 20
西电微电子：模拟集成电路设计
共源共栅级的输出阻抗（3）
Rup gm3ro3ro4
Rup
Rdown gm2ro2ro1
Rdown
Rout Rup || Rdown
Av0 g R m1 out
gm1 gm2ro2ro1 || gm3ro3ro4
Summary # 21
gm1 ro2 || ro1
Summary # 13
西电微电子：模拟集成电路设计
二极管接法MOSFET负载的共源级
Rup Rdown
Rup
1 gm2
Rdown ro1
Rout
Rup
|| Rdown
1 gm2
|| ro1
ro1 1 gm2ro1
1 gm2
(
1 gm2
ro1 )
Av0
Vout Vin
Summary #2
西电微电子：模拟集成电路设计 华大微电子：模拟集成电路设计
MOSFET的I-V特性
饱和区：I D
1 2
Cox
W L
VGS
Vth 2
沟长调制：I D
1 2
Cox
W L
VGS
Vth
21
VDS
线性区：I D
Cox
W L
VGS
Vth VDS
1 2
VD2S
深线性区：I D
Rout Rup || Rdown (RD || ro )
Vout Vin
gmRout
gm (RD
|| ro )
gmRD (RD ro )
Summary # 12
西电微电子：模拟集成电路设计

模拟cmos集成电路设计复习题

模拟cmos集成电路设计复习题
——第 3 页——
二、计算题，假设所有的晶体管都工作在饱和区 （用符号来表示结果, 譬如 gm, ro, RD, VOV, 等等）（共 35 分，共 2 题）
1. 假设没有衬底偏置效应 (15 分)
(a) 画出图中所示的电路图的低频小信号等效电路图 (5 分)
(b) 假设 IS = 0.75I1 ，λ = 0 ，Cox( pmos) = Cox(nmos) ，求该电路的低频小信号电压
——第 17 页——
三、计算题，假设所有的晶体管都工作在饱和区
（用符号来表示结果, 譬如 gm, ro, RD, VOV, 等等.） （共 45 分， ——第 18 页——
学院____________班级____________姓名____________学号____________
密封线内不答题
增益？用迁移率和宽长比表示。（必须给出解题过程） (10 分)
——第 4 页——
学院____________班级____________姓名____________学号____________
密封线内不答题
——第 5 页——
2. 假设下图所示电路图中的所有器件都是完全匹配和对称的，回答一下问 题。请用跨导，输出电阻和电阻表示。（必须给出解题过程） (20 分)
4. 在 NMOS 中, 衬底上加上负电压偏置, 会使阈值电压(
)。
A. 增大 B 不变
C 减小
D 可大可小
5. 采用 PMOS 二极管连接方式做负载的 NMOS 共源放大器NMOS 都存在体效应，电压放大系数与 NMOS 和 PMOS 的宽长比有
关
B． PMOS 和 NMOS 都存在体效应，电压放大系数与 NMOS 和 PMOS 的宽长比无

模拟CMOS集成电路设计复习提纲

模拟CMOS集成电路设计复习提纲

物理验证与DRC/LVS检查
01
02
03
物理验证
检查版图是否符合工艺要 求，确保可制造性。
DRC检查
进行设计规则检查，确保 版图满足工艺要求。
LVS检查
进行电路原理图与版图一 致性检查，确保两者匹配。
03
CMOS集成电路的模拟技 术
SPICE模拟器简介
1
SPICE（Simulation Program with Integrated Circuit Emphasis）：一种用于模拟和分析集成 电路性能的软件工具。
新工艺
新型工艺技术如纳米压印、电子束光刻等不断涌现，这些新工艺能够制造更小尺寸的集成电路，提高集成度并降 低制造成本。
集成电路的可扩展性挑战
制程节点
随着集成电路制程节点不断缩小，制 程技术面临物理极限的挑战，如量子 隧穿效应、漏电等问题，需要探索新 的物理机制和制程技术。
异构集成
为了实现更高效能、更低功耗的集成 电路，需要将不同材料、不同工艺的 芯片集成在一起，形成异构集成技术， 这需要解决不同芯片之间的互连、兼 容等问题。
功耗优化
总结词
功耗优化旨在降低CMOS集成电路的功 耗，以提高芯片的能效和延长电池寿命 。
VS
详细描述
功耗优化主要通过降低晶体管导通电阻、 减小时钟信号功耗和优化电路结构来实现 。例如，采用低阻抗材料和工艺技术来降 低导通电阻，采用时钟门控技术来减小时 钟信号功耗，优化电路逻辑和结构等。这 些措施有助于降低功耗，提高能效，延长 电池寿命。
和规范，如元件选择、布线规则、版图设计等。
设计实践
02
结合具体的设计案例，分析可靠性设计的实际应用和效果，总
结经过实验和仿真等方法，对设计的可靠性进行验证和评估，确

CMOS模拟集成电路设计-综述部分

CMOS模拟集成电路设计-综述部分

集成电路的特点及发展
2、集成电路的发展 ⑵世界集成电路发展历史 1979年：Intel推出5MHz 8088微处理器，之后，IBM 基于8088推出全球第一台PC； 1981年：256kb DRAM和64kb CMOS SRAM问世； 1984年：日本宣布推出1Mb DRAM和256kb SRAM； 1985年：80386微处理器问世，20MHz； 1988年：16M DRAM问世，1平方厘米大小的硅片上 集成有3500万个晶体管，标志着进入超大规模集成电 路（VLSI）阶段；
集成电路的特点及发展
2、集成电路的发展 ⑵世界集成电路发展历史 1989年：1Mb DRAM进入市场； 1989年：486微处理器推出，25MHz，1μm工艺，后 来50MHz芯片采用 0.8μm工艺； 1992年：64M随机存储器问世； 1993年：66MHz奔腾处理器推出，采用0.6μｍ工艺； 1995年：Pentium Pro, 133MHz，0.6-0.35μｍ工艺； 1997年：300MHz奔腾Ⅱ问世，采用0.25μｍ工艺；
集成电路的特点及发展
2、集成电路的发展 ⑶我国集成电路发展历史 1965年-1978年：以计算机和军工配套为目标，以开发 逻辑电路为主要产品，初步建立集成电路工业基础及 相关设备、仪器、材料的配套条件； 1978年-1990年：主要引进美国二手设备，改善集成电 路装备水平，在“治散治乱”的同时，以消费类整机 作为配套重点，较好地解决了彩电集成电路的国产化；
…………………………
集成电路的EDA工具
1、SPICE （Simulation program with integrated circuit emphasis）是最为普遍的电路级模拟程序，各软件厂 家提供提供了Vspice、Hspice、Pspice等不同版本 spice软件，其仿真核心大同小异，都是采用了由美国 加州Berkeley大学开发的spice模拟算法。 SPICE可对电路进行非线性直流分析、非线性瞬态分 析和线性交流分析。

模拟cmos集成电路设计知识点总结

模拟cmos集成电路设计知识点总结模拟CMOS集成电路设计是一个涉及多个学科领域的复杂课题，包括电子工程、物理、材料科学和计算机科学等。

以下是一些关键知识点和概念的总结：1. 基础知识：半导体物理：理解半导体的基本性质，如本征半导体、n型和p型半导体等。

MOSFET（金属-氧化物-半导体场效应晶体管）工作原理：理解MOSFET的基本构造和如何通过电压控制电流。

2. CMOS工艺：了解基本的CMOS工艺流程，包括晶圆准备、热氧化、扩散、光刻、刻蚀、离子注入和退火等步骤。

理解各种工艺参数对器件性能的影响。

3. CMOS电路设计：了解基本的模拟CMOS电路，如放大器、比较器、振荡器等。

理解如何使用SPICE（Simulation Program with Integrated Circuit Emphasis）进行电路模拟。

4. 噪声：理解电子器件中的噪声来源，如热噪声、散粒噪声和闪烁噪声等。

了解如何减小这些噪声的影响。

5. 功耗：理解CMOS电路中的功耗来源，如静态功耗和动态功耗。

了解降低功耗的方法，如电源管理技术和低功耗设计技术。

6. 性能优化：理解如何优化CMOS电路的性能，如提高速度、减小失真和提高电源效率等。

7. 可靠性问题：了解CMOS电路中的可靠性问题，如闩锁效应和ESD（静电放电）等。

8. 版图设计：了解基本的版图设计规则和技巧，以及如何使用EDA（Electronic Design Automation）工具进行版图设计和验证。

9. 测试与验证：理解如何测试和验证CMOS集成电路的性能。

10. 发展趋势与挑战：随着技术的进步，模拟CMOS集成电路设计面临许多新的挑战和发展趋势，如缩小工艺尺寸、提高集成度、应对低功耗需求等。

持续关注最新的研究和技术进展是非常重要的。

以上是对模拟CMOS集成电路设计的一些关键知识点的总结，具体内容可能因实际应用需求和技术发展而有所变化。

深入学习这一领域需要广泛的知识基础和持续的研究与实践。

CMOS模拟集成电路设总复习

vout ( g m1 g m 2 ) AV vin g ds1 g ds 2
Rout 1 g ds 2 g ds1
2
3dB
g g ds 2 1 ds1 RoCo CL
f 3dB
CMOS反相器的频率响应
反相器极点频率近似计算方法：
1 p ROUT COUT
Vb VGS 2 VGS 1 VT
2 I REF VT K ' (W / L)1
2 0.1103 2 0.1103 0.7 6 11010 40 110106 40
1.11V
例题
M2饱和： VDS 2 VGS 2 VT
VGS 1 (Vb VGS 2 ) VGS 2 VT
的平均漂移速度，是载流子在电场作用下运动速度的快慢 的量度]（cm2/Vs）
COX : 单位面积栅氧化物电容（F/cm2） W : 器件的宽长比 L
K ' : 跨导参数
COX
OX
tOX
K ' COX 0
MOS管的大信号模型
饱和区电流（以NMOS为例）：
W iD K ' (vGS VT ) 2 2L
解：AV
( g m1 g m 2 ) 2 K ' N (W1 / L1 ) I D 2 K ' N (W1 / L1 ) I D g ds1 g ds 2 N I D P I D
2 110106 1 3 104 2 50106 2 3 104 18.6 6 6 0.04 30010 0.05 30010
2
AVD：差模增益 AVC：共模增益 AVD/AVC：共模抑制比 VICMR：共模输入电压范围 理想差放

模拟CMOS集成电路复习题库及解答

模拟CMOS集成电路期末复习题库及答案整理人：李明1．MOSFET跨导g m是如何定义的。

在不考虑沟道长度调制时，写出MOSFET在饱和区的g m与V GS−V TH、√I D和1V GS−V TH的关系表示式。

画出它们各自的变化曲线。

2．MOSFET的跨导g m是如何定义的。

在考虑沟道长度调制时，写出MOSFET在饱和区的g m与V GS−V TH、√I D和1V GS−V TH的关系表示式。

画出它们各自的变化曲线。

解：MOSFET跨导g m的定义：由于MOSFET工作再饱和区时，其电流受栅源过驱动电压控制，所以我们可以定义一个性能系数来表示电压转换电流的能力。

更准确地说，由于在处理信号的过程中，我们要考虑电压和电流的变化，因此我们把这个性能系数定义为漏电流的变化量除以栅源电压的变化量。

我们称之为“跨导”，并用g m来表示，其数值表示为：在不考虑沟道长度调制时：在考虑沟道长度调制时：3．画出考虑体效应和沟道长度调制效应后的MOSFET小信号等效电路。

写出r o和g mb的定义，并由此定义推出r o和g mb表示式。

解：4．画出由NMOS和PMOS二极管作负载的MOSFET共源级电路图。

对其中NMOS二极管负载共源级电路，推出忽略沟道长度调制效应后的增益表示式，分析说明器件尺寸和偏置电流对增益的影响。

对PMOS二极管负载的共源级电路，对其增益表示式作出与上同样的分析。

5．画出MOS共源共栅级电路的电路图和其对应的小信号等效电路图。

并推出此共源共栅级电路的电压增益和输出电阻表示式。

解：6．画出带源极负反馈电阻的以电阻作负载的MOS共源级电路的电路图和其对应的小信号等效电路图。

写出此电路的等效跨导定义式，并由此推出在不考虑沟道长度调制和体效应情况下的小信号电压增益表示式。

画出其漏电流和跨导随V in的变化曲线图。

7．画出带源极负反馈电阻的以电阻作负载的MOS共源级电路的电路图和其对应的小信号等效电路图。

2011年CMOS模拟集成电路复习提纲

2011年《大规模集成电路分析与设计》复习提纲一、填空题。

（每空3 分，共36分） 二、简答题（每小题10分，共40分）三、四，问答题或计算题（共计24分，（每小题6分，共12分））红色部分为本课程必须掌握的基本内容。

第一章 绪论略。

第2章MOSFET 的工作原理及器件模型分析重点内容：＊ CMOS 模拟集成电路设计分析的最基本最重要的知识：MOS 器件的三个区域的判断，并且对应于各个区域的I D 表达式，和跨导的定义及表达式。

＊ 定性分析栅源与栅漏电压对沟道电荷的影响，并能画出N 沟道增强型MOSFET 的各种情况下的横截面图。

＊ 体效应的概念，体效应产生的原因，及体效应系数γ。

＊ 沟道调制效应的概念，沟长调制效应产生的原因，沟道电阻DoI r λ1=，λ与沟道长度成反比。

＊ 以NMOS 为例来分析阈值电压产生的原理，并画出V GS =0，0<V GS <V TH 以及V GS >V TH 的NMOS 沟道电荷的示意图。

＊ MOS 管完整的小信号模型。

MOSFET 的I-V 特性1. THGS V V <,MOS 管截止2.TH GS V V ≥,MOS 管导通a.TH G S D SV V V -<,MOS 管工作在三极管区;⎥⎦⎤⎢⎣⎡--=221)(DS DS TH GS oxn D V V V V LWC I μ 当)(2TH G SD SV V V -<<时,MOS 工作于深Triode 区,此时DS TH GS ox n D V V V L WC I )(-≈μ,DSD V I ~为直线关系.导通电阻:)(1TH GS ox n DDS on V V LW C I V R -=∂∂=μ b.TH G S D SV V V -≥,MOS 管工作在饱和区;2)(21TH GS ox n D V V LWC I -=μ跨导g m ：是指在一定的V DS 下，I D 对V GS 的变化率。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

I VT ln(n) R1
Vout
mR2 R1
VT
ln(n) VEB3
Vout 2 ln(n) k VEB3 2m ln(n) 8.67 102 2.2 0
T
q T
只要满足右式的所有m，n均可 mln(n) 12.7
知识点
1.MOS器件原理 2.电流镜 3.带隙基准 4.反相器（三种类型） 5.差分放大器 6.共源共栅放大器 7.输出放大器 8.运算放大器
0.7
0.91V
M1饱和：VDS1 VGS1 VT
Vb VGS2 VGS1 VT
Vb VGS1 VGS2 VT
2I REF
K ' (W / L)2
2I REF K '(W / L)1
VT
2 0.1103
2 0.1103
110106 40 0.7 110106 40
1.11V
例题
L
COX
OX
tOX
K': 跨导参数
K ' COX 0
MOS管的大信号模型
饱和区电流（以NMOS为例）：
iD
K'
W 2L
(vGS
VT
)2
线性区电流（以NMOS为例）：
iD
K'W L
[(vGS
VT
)
( vDS 2
)]vDS
PMOS的饱和区和线性区电流表达式？
小信号模型
MOS管的小信号模型
输出电阻
VSG3 VDD VICmax VTN 2.5 2 0.7 1.2
VSG3
K 'P
2ID (W /
L)3
| VTP
| 1.2
(W / L)3 8 (W / L)4
电流镜负载差分放大器
2.小信号增益约束条件：
AV
2
2 4
K 'N W1 100 I SS L1
(W / L)1 18.4 (W / L)2
电流镜负载差分放大器
小信号分析——增益、输出电阻、-3dB带宽 gm1 gm2 gmd
差分放大器的增益
AV
( gmd ) gds2 gds4
2
2 4
K '1 W1 I SS L1
差分放大器的输出电阻
rout
g ds 2
1
g ds 4
差分放大器的-3dB带宽
3dB
1 ROCO
( gds2 gds4 ) CL
1.MOS器件原理 2.电流镜 3.带隙基准 4.反相器（三种类型） 5.差分放大器 6.共源共栅放大器 7.输出放大器 8.运算放大器
带隙基准源
带隙基准源基本不受电源和温度的影响
三极管的基极发射极 电压VBE是负温度系数。
VBE T
300K 2.2mV / C
两个三极管工作在不
110 2 2.1 501
-3dB角频率约等于主极点频率：
p
gm2
2K 'P (W / L)2 I D
(CM COUT )
CL
2 50 106 1100 106 110 12
100 M (rad / 16M (Hz)
反相器
例 . 下图所示电路假设M1和M2都工作在饱和区，求需要加多大的
电流源负载反相器
电流源负载反相器
AV
vout vin
gm1 gds1 gds2
Rout
g ds 2
1
g ds1
1
I D (1 2 )
3dB
1 RoCo
gds1 g ds2 CL
f3dB 2
CMOS反相器 CMOS反相器
AV
vout vin
(gm1 gm2 ) gds1 gds2
总复习
知识点
1.MOS器件原理 2.电流镜 3.带隙基准 4.反相器（三种类型） 5.差分放大器 6.共源共栅放大器 7.输出放大器 8.运算放大器
MOS器件原理
器件结构
栅极(Gate）
SGD
金属
( Metal ) Al层
N+
N+
P--Si
氧化物 (Oxide) SiO2层
P型Si衬底 (Semiconductor)
vin
0.7)2
100
增益： AV
gm1 gds1 gds2
24.8
vin 3.4V
CMOS反相器的频率响应
例.假设下图所示电路中M1的宽长比为1um/1um，M2的宽长比为2
um/1um,Cgd1=0.5fF, Cgd2=0.5fF,Cbd1=10fF, Cbd2=10fF, CL=1pF,漏电流 ID=300uA，电源电压5V，求小信号增益和-3dB频率。
2.从管子处于饱和区的条件出发，端口导出电压满足的关系
电流镜
例.下图所示电路中，假设M1和M2的宽长比为40/1, M3和M4的宽长 比为120/1,，IREF=0.1mA,试确定VX的值和Vb的允许范围（忽略衬偏 效应）。
解：VX VGS1
2I REF K '(W / L)1
VT
2 0.1103 110106 40
1
ro I D
增益 Av gmro
跨导
gm
2K'W L
ID
知识点
1.MOS器件原理 2.电流镜 3.带隙基准 4.反相器（三种类型） 5.差分放大器 6.共源共栅放大器 7.输出放大器 8.运算放大器
电流镜
1.电流的比值等于管子的宽长比的比值（忽略沟道长度调制效应）
iO W2 L1 iI W1L2
同的电流密度下，其
基极发射极电压的差
值 VBE 是正温度系数。
VBE
kT q
ln
n
VT
ln
n(n为两三极管电流比值
)
带隙基准源电路结构
Vout VBE2 (R2 R3 )I
VBE1 VBE2 R3I
I VBE VT ln(n)
R3
R3
Vout
VBE2
VT
ln( n)(1
R2 ) R3
(CM COUT )
CL
-3dB频率：
300
106 (0.04 110 12
0.05)
27 M
(rad
/
s)
f3dB 2 4.2M (Hz)
知识点
1.MOS器件原理 2.电流镜 3.带隙基准 4.反相器（三种类型） 5.差分放大器 6.共源共栅放大器 7.输出放大器 8.运算放大器
例.假设下图所示电路中M1的宽长比为2um/1um，M2的宽长比为1 um/1um,Cgd1=0.5fF,Cbd1=10fF, Cbd2=10fF,Cgs2=2fF,CL=1pF,漏电流ID= 100uA，求小信号增益和-3dB频率。
解： AV
gm1 gm2
K 'N W1L2 K 'P W2L1
反相器
高增益放大电路的结构
差分输入级
共源共栅放大级
反相器是所有放大器中最基本的电路
输出级
1.有源负载反相器
2.电流源负载反相器 3.CMOS反相器
有源负载反相器
有源负载反相器
AV
vout vin
gm1 gm2
Rout
gm2
1
g ds1
1 gm2
3dB
1 RoCo
gm2 CL
f3dB 2
电流镜负载差分放大器
例.设计电流镜负载差分放大器以满足以下指标： （1）差模增益100V/V；（2）-1.5V<ICMR<2V；（3）Pdiss<1mW 已知VDD=2.5V;VSS=-2.5V，假设尾电流为100uA，所有管子L=1um。
1.最大共模输入电压约束条件： VICmax VDD VSG3 VTN
MOSFET的工作原理—导通过程
VGS > 0时, 在栅极 下面的二氧化硅中将产 生一个指向P型衬底、且 垂直衬底表面的电场。 电场排斥空穴，吸引电 子到半导体表面。
VGS
S
G
D 反型层
N+
N+
E
P--Si
VGS越大吸引到半导体表面的电子就越多，当VGS >VT时， 吸引到栅极附近P型硅表面的电子积累形成N型反型薄层。器 件表面的导电类型从原来的P型反型到现在的N型，导电沟道 形成。
Rout
g ds 2
1
g ds1
3dB
1 RoCo
gds1 g ds2 CL
f3dB 2
CMOS反相器的频率响应
反相器极点频率近似计算方法：
1 p
ROUT COUT
1.频率响应的极点约等于节点到地的电容和电阻乘积的倒数。 2.电路中的每一个节点对传输函数贡献一个极点。
有源负载反相器的频率响应
偏置电压VGG可使流过M1和M2的电流为100uA；此时输入电压vin 的直流值为多少；放大器的小信号电压增益为多少。
解：M2工作在饱和区
iD2
2
2
(vGG
VTN
)2
110 2
(vGG
0.7)2
100
VGG 2.05V
M1工作在饱和区
iD1
1
2
(VDD
vin
| VTP
|)2
50 5 2
(5
VDS =VGS -VT
输出特性曲线
MOS管的大信号模型
MOS管的电流电压关系（以NMOS为例）：
iD
0COXW
L
[(vGS
VT )vDS
1 2
vDS
2
]