基于FPGA的高速时钟数据恢复电路的实现_李湘琼
- 格式：pdf
- 大小：619.03 KB
- 文档页数：3
文档推荐
-
PCB高速时钟信号布线技术技巧简要分析页数:2
-
高速时钟电路的EMC设计页数:6
-
高速时钟线的处理页数:11
-
PCB高速时钟线处理页数:4
-
教你如何设计最优化的时钟电路页数:11
-
改善高速ADC时钟信号的方法页数:4
下载文档原格式
合集下载
一种新型的高速时钟数据恢复电路的设计和验证
一种新型的高速时钟数据恢复电路的设计和验证摘要：一、背景介绍二、高速时钟数据恢复电路的设计1.设计原理2.电路结构3.关键技术三、验证方法与结果1.验证方案2.实验结果与分析四、结论与展望正文：一、背景介绍随着现代通信技术和计算机技术的飞速发展，高速数据传输已成为当前研究的热点。
在高速数据传输过程中，时钟数据恢复电路起着至关重要的作用。
它能够对传输过程中的时钟信号进行恢复，确保数据传输的准确性和稳定性。
本文针对一种新型的高速时钟数据恢复电路进行设计和验证，以满足现代通信和计算机领域的高速度、高精度需求。
二、高速时钟数据恢复电路的设计1.设计原理本设计基于一种新颖的时钟恢复技术，通过对传输数据进行编码，实现时钟信号的恢复。
编码方式采用时分复用（TDM）技术，将数据和时钟信号相互嵌入，提高数据传输的效率。
2.电路结构高速时钟数据恢复电路主要由三个部分组成：数据编码模块、时钟恢复模块和控制模块。
数据编码模块负责对输入数据进行编码，将时钟信号与数据信号相互嵌入；时钟恢复模块负责从编码后的数据中提取时钟信号；控制模块负责对整个电路进行控制，实现数据与时钟信号的同步。
3.关键技术本设计的关键技术包括高速编码技术、时钟提取技术和同步控制技术。
高速编码技术实现数据与时钟信号的快速嵌入，提高传输效率；时钟提取技术从编码后的数据中准确提取时钟信号，确保恢复精度；同步控制技术实现数据与恢复时钟的同步，保证数据传输的准确性。
三、验证方法与结果1.验证方案为验证高速时钟数据恢复电路的可行性和性能，本文提出了一种验证方案。
首先，通过仿真软件对电路进行仿真，分析其动态性能；其次，搭建实验平台，对电路进行实际测试。
2.实验结果与分析仿真实验结果表明，高速时钟数据恢复电路在各种条件下均能准确恢复时钟信号，恢复精度达到预期要求。
实际测试中，通过对传输数据进行编码和解码，验证了电路的时钟恢复能力。
实验结果与仿真结果一致，证明了电路设计的正确性和可行性。
基于FPGA的高速时钟数据恢复电路的实现
基于FPGA的高速时钟数据恢复电路的实现0 引言时钟数据恢复电路是高速收发器的核心模块，而高速收发器是通信系统中的关键部分。
随着光纤在通信中的应用，信道可以承载的通信速率已经可以达到GHz，从而使得接收端的接收速率成为限制通信速率的主要瓶颈。
因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。
目前时钟数据恢复电路主要是模拟IC 和数字IC，其频率已经可以达到几十GHz。
而由于FPGA 器件的可编程性、低成本、短的设计周期以及越来越大的容量和速度，在数字领域的应用逐渐有替代数字IC 的趋势，已经广泛作为数字系统的控制核心。
但利用中低端FPGA 还没有可以达到100MHz 以上的时钟数据恢复电路。
由于上面的原因，许多利用FPGA 实现的高速通信系统中必须使用额外的专用时钟数据恢复IC，这样不仅增加了成本，而且裸露在外的高速PCB 布线使还会带来串扰、信号完整性等非常严重的问题。
如果可以在中低端FPGA 上实现高速时钟数据恢复电路，则可降低成本且提高整个电路系统的性能。
目前利用FPGA 实现时钟恢复电路的方法，基本都是首先利用FPGA 内部的锁相环产生N*f 的高频时钟，然后再根据输入信号控制对高速时钟的分频，从而产生与输入信号同步的时钟信号[1~3]，其中N 决定了恢复时钟信号的相位精度，通常N 等于8。
因此如果输入信号的频率为100MHz，则系统的工作频率就必须达到800MHz，对于中低端FPGA，如此高的工作频率显然无法承受。
虽然高端FPGA 可以达到GHz 的工作频率，但其高昂的价格不适合用于普通用户。
而其它基于中低端FPGA 实现高速时钟恢复电路的方法，要么需要外部VCO 模块[4]，要么只能恢复数据而无法得到同步的时钟信号[5]。
针对这种情况，本文提出了一种利用Altera FPGA 中的锁相环及Logiclock 等技术，实。
基于FPGA的高速时钟数据恢复电路的实现_李湘琼
48技术研发 Technology Research0 引言时钟数据恢复电路是高速收发器的核心模块，而高速收发器是通信系统中的关键部分。
随着光纤在通信中的应用，信道可以承载的通信速率已经可以达到GHz，从而使得接收端的接收速率成为限制通信速率的主要瓶颈。
因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。
目前时钟数据恢复电路主要是模拟IC和数字IC，其频率已经可以达到几十GHz。
而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量和速度，在数字领域的应用逐渐有替代数字IC的趋势，已经广泛作为数字系统的控制核心。
但利用中低端FPGA还没有可以达到100MHz以上的时钟数据恢复电路。
由于上面的原因，许多利用FPGA实现的高速通信系统中必须使用额外的专用时钟数据恢复IC，这样不仅增加了成本，而且裸露在外的高速PCB布线使还会带来串扰、信号完整性等非常严重的问题。
如果可以在中低端FPGA上实现高速时钟数据恢复电路，则可降低成本且提高整个电路系统的性能。
目前利用FPGA实现时钟恢复电路的方法，基本都是首先利用FPGA内部的锁相环产生N*f的高频时钟，然后再根据输入信号控制对高速时钟的分频，从而产生与输入信号同步的时钟信号[1~3]，其中N决定了恢复时钟信号的相位精度，通常N等于8。
因此如果输入信号的频率为100MHz，则系统的工作频率就必须达到800MHz，对于中低端FPGA，如此高的工作频率显然无法承受。
虽然高端FPGA可以达到GHz的工作频率，但其高昂的价格不适合用于普通用户。
而其它基于中低端FPGA实现高速时钟恢复电路的方法，要么需要外部VCO模块[4]，要么只能恢复数据而无法得到同步的时钟信号[5]。
针对这种情况，本文提出了一种利用Altera FPGA中的锁相环及Logiclock 等技术，实现高速时钟恢复电路的方法。
电路是在Altera 的EP2C5T144C6芯片上实现的，用于数字光端机的接收端基于FPGA的高速时钟数据恢复电路的实现李湘琼 黄启俊 常胜(武汉大学，物理科学与技术学院电子科技系)摘 要：介绍了一种利用输出时钟在具有不同相位的时钟信号之间进行切换实现高速时钟恢复电路的方法。
一种基于FPGA的时钟数据恢复电路的设计与实现
时 ，通过在 代 码 中加入 相对 位 置约束
龟“ ｓ ｐｏ［ ］ 目 ａ ｐｓ ０ ｍ ２
萼” 由 ｒ ａａ１ ０ ｃ ｔ［ ］ ｄ
童． ｒ ａ ｖ ［：］ ． ｃ ｔ ｔ１ ０ 电 ｄ ａｄ
（） ａ
条 件 ， 指 定 第 一 级 触 发 器 使 用 距 离 Ｉ Ｌ Ｙ最 近 的 Ｓ Ｉ ，这 样 能 够 保 证 ＤＥ Ａ Ｌ ＣＥ 两路 数 据 到 达 各 采 样 触 发 器 的走 线 延 迟 最 小 ，并 且 增 强 了代 码 的可 移 植 性 。通 过 Ｆ ＧＡ Ｅ ｉ ｒ 具 分 析 ，并 实 际 布 线 Ｐ ｄｔ 工 ｏ 后 ，从 Ｉ Ｌ 输 出到 第 一 级 采 样 触 发 ＤＥ ＡＹ 器 的路 径延 迟 差 最 大 仅 为 ０１ ｓ ． ｎ。 ５
种 过 采 样 设 计 不 但 保证 了数 据 延 迟 相 位 的 精 确 和 稳 定 ， 而 且 减 少 了 一 半 的 采 样 时 钟 ， 节 约
快的捕捉速度 。
受Ｆ ＰＧＡ工 作 频 率 的 限 制 ，对 高 速 数 据 直
接 采 用 频 率 为Ｎ × 匀 钟 采 样 困 难 很 大 ，因 此 时
０・ 日 ｒ ｆｃｌｐ ｅ ｋ０
＿
旁－
ｄｔ８［ ０ ａ ｘ ａ ７： 】
参 目ｅｇｐｔｏ ｄｅ ｔ ］ ａ ：
毫． ａ ｐｏ＿ｅｔ ０ 目ｓｍ ｐｓ ｃ２ ］ ｄ ［
目 ｐ ａ ｊｓ ｄｕ ｔ 目 ｎａ ｊ ｔ ＿ｄ ｓ ｕ
由于采 样 间隔 仅 ０ ｓ Ｐ 片 内 ． ｎ，Ｆ ＧＡ ８ 布 线 延 迟 不 能 忽 略 ， 因此 在 获 取 ４ 。 相 ５ 位 数据 延 迟 的 同时 ，将 接 收数 据 的 反相 信 号送 入 延 迟 时 间 设 定为 ０ ＤＥ Ａ 的Ｉ Ｌ Ｙ， 以 保 证 两 路 数 据 的 路 径 延 迟 相 同 。 同
龟“ ｓ ｐｏ［ ］ 目 ａ ｐｓ ０ ｍ ２
萼” 由 ｒ ａａ１ ０ ｃ ｔ［ ］ ｄ
童． ｒ ａ ｖ ［：］ ． ｃ ｔ ｔ１ ０ 电 ｄ ａｄ
（） ａ
条 件 ， 指 定 第 一 级 触 发 器 使 用 距 离 Ｉ Ｌ Ｙ最 近 的 Ｓ Ｉ ，这 样 能 够 保 证 ＤＥ Ａ Ｌ ＣＥ 两路 数 据 到 达 各 采 样 触 发 器 的走 线 延 迟 最 小 ，并 且 增 强 了代 码 的可 移 植 性 。通 过 Ｆ ＧＡ Ｅ ｉ ｒ 具 分 析 ，并 实 际 布 线 Ｐ ｄｔ 工 ｏ 后 ，从 Ｉ Ｌ 输 出到 第 一 级 采 样 触 发 ＤＥ ＡＹ 器 的路 径延 迟 差 最 大 仅 为 ０１ ｓ ． ｎ。 ５
种 过 采 样 设 计 不 但 保证 了数 据 延 迟 相 位 的 精 确 和 稳 定 ， 而 且 减 少 了 一 半 的 采 样 时 钟 ， 节 约
快的捕捉速度 。
受Ｆ ＰＧＡ工 作 频 率 的 限 制 ，对 高 速 数 据 直
接 采 用 频 率 为Ｎ × 匀 钟 采 样 困 难 很 大 ，因 此 时
０・ 日 ｒ ｆｃｌｐ ｅ ｋ０
＿
旁－
ｄｔ８［ ０ ａ ｘ ａ ７： 】
参 目ｅｇｐｔｏ ｄｅ ｔ ］ ａ ：
毫． ａ ｐｏ＿ｅｔ ０ 目ｓｍ ｐｓ ｃ２ ］ ｄ ［
目 ｐ ａ ｊｓ ｄｕ ｔ 目 ｎａ ｊ ｔ ＿ｄ ｓ ｕ
由于采 样 间隔 仅 ０ ｓ Ｐ 片 内 ． ｎ，Ｆ ＧＡ ８ 布 线 延 迟 不 能 忽 略 ， 因此 在 获 取 ４ 。 相 ５ 位 数据 延 迟 的 同时 ，将 接 收数 据 的 反相 信 号送 入 延 迟 时 间 设 定为 ０ ＤＥ Ａ 的Ｉ Ｌ Ｙ， 以 保 证 两 路 数 据 的 路 径 延 迟 相 同 。 同
时钟数据恢复电路及方法、包括时钟数据恢复电路的装置[发明专利]
![时钟数据恢复电路及方法、包括时钟数据恢复电路的装置[发明专利]](https://img.taocdn.com/s1/m/23298a10ba0d4a7303763aab.png)
专利名称：时钟数据恢复电路及方法、包括时钟数据恢复电路的装置
专利类型：发明专利
发明人：林正泌,李东明,柳京昊,刘载锡,李在烈,林炫旭
申请号：CN201811182490.6
申请日：20181011
公开号：CN109818610A
公开日：
20190528
专利内容由知识产权出版社提供
摘要：一种从包括嵌入时钟的输入数据信号中恢复时钟和数据的方法，所述方法包括基于第一窗口信号从输入数据信号生成恢复时钟信号；基于恢复时钟信号检测对应于输入数据信号的一个比特的单位间隔；基于单位间隔延迟与恢复时钟信号同步的信号；以及基于延迟的信号生成第一窗口信号。
申请人：三星电子株式会社
地址：韩国京畿道
国籍：KR
代理机构：北京市柳沈律师事务所
代理人：钱大勇
更多信息请下载全文后查看。
本科优秀毕业论文(时钟数据恢复)
摘要摘要本论文主要提供了一种实用的方式从数据流中恢复时钟，并以此时钟来恢复出原始数据，并且设计产生系统自检所需的信号。
本设计基于如今已经非常成熟的FPGA技术，采用一种非常新颖的方法成功实现了从数据流中同步恢复出时钟，并且采用纯数字电路的方法，利用EDA平台设计出了恢复原始数据的译码电路，此外，本设计还实现了系统自检；设计从实际应用的角度出发，旨在解决现实生活中的车载电子设备的通信问题，切合实际，同时，对现有的时钟同步数据恢复的方法进行学习与改进。
论文涵盖了模拟电路设计，数字电路设计，硬件编程，调试，软件仿真，逻辑综合各个方面，具有很大的现实意义。
关键词：时钟数据恢复，FPGA，锁相环，状态机IABSTRACTABSTRACTThis paper aims at providing a practical method to recovery the clock transformed by the data stream, through which it can decode the original data stream and it can create the self-checking signal needed by the system.My design succeeds to recovery the clock through the data stream based on the technology of mature FPGA and I achieve to design the decoding circuit by digital circuit on the platform of EDA. The research is from the practical point of view, aiming to solve communication problems in real life in-vehicle electronic devices. Also, we learn and improve on existing methods of clock and data recovery. The design contains analogy circuit design, digital circuit design, hardware programming, debug, simulation and logical synthesis and so on.Key Words: Clock and Data Recovery, FPGA, PLL, State MachineII目录第1章引言 (1)1.1数据恢复的同步设计和系统自检的概况和发展现状 (1)1.1.1时钟数据同步恢复电路的简介 (1)1.1.2系统自检的简介 (2)1.1.3时钟数据恢复电路的发展趋势 (2)1.2时钟数据恢复电路以及系统自检的必要性和挑战 (3)1.3本课题的研究目的和研究内容 (4)1.3.1研究目的 (4)1.3.2研究内容 (5)1.3.3论文的结构安排 (6)第2章传统的时钟数据恢复电路 (7)2.1概述 (7)2.2传统的时钟数据恢复电路的方法 (8)2.2.1前馈相位跟踪型CDR (8)2.2.2反馈相位跟踪型CDR (11)第3章基于FPGA的时钟数据恢复电路 (16)3.1设计任务概述 (16)3.2各模块电路设计 (16)3.2.1毛刺消除电路的设计 (16)3.2.2时钟恢复电路的设计 (18)3.2.3译码电路的设计 (24)3.2.3.1有限状态机的介绍 (25)3.2.3.2序列检测器的设计 (26)3.2.3.3时钟数据恢复电路 (29)第4章系统自检的设计以及电路中各个时钟的设计 (31)III4.1系统自检的设计 (31)4.1.1自检信号序列发生器的设计 (31)4.2时钟数据恢复电路中的时钟 (34)4.2.1时钟数据恢复电路系统的总体电路图 (34)4.3锁相环技术 (35)4.3.1锁相环简介 (35)4.3.1.1鉴相器 (36)4.3.1.2环路滤波器 (36)4.3.1.3压控振荡器 (37)4.3.2锁相环倍频获得所需时钟信号 (37)第5章结束语 (40)参考文献 (41)致谢 (42)外文资料原文 (43)外文资料翻译 (53)IV第1章引言第1章引言在高速串行数据通信中，为了节省开销，一般只传送数据信号而不传送与数据信号同步的时钟信号。
一种快速同步的时钟数据恢复电路的设计实现
一种快速同步的时钟数据恢复电路的设计实现
尹晶;曾烈光
【期刊名称】《光通信技术》
【年(卷),期】2007(31)1
【摘要】时钟数据恢复(CDR)电路是通信传输设备中的重要部分,对于突发式的接收,基于锁相环的传统的CDR往往不能满足其快速同步的要求.对此,文章采用过采样方式基于FPGA设计实现了一种全数字化的155.52Mb/s下的CDR电路.理论分析、仿真和实验测试结果表明,该CDR电路可以有效地对相位变化实现快速同步,有很大的捕捉范围,且系统较锁相环便于集成.
【总页数】3页(P52-54)
【作者】尹晶;曾烈光
【作者单位】清华大学电子工程系,微波与数字通信技术国家重点实验室,北
京,100084;清华大学电子工程系,微波与数字通信技术国家重点实验室,北
京,100084
【正文语种】中文
【中图分类】TN929.11
【相关文献】
1.一种1394b PHY快速锁定时钟恢复电路的设计 [J], 唐龙飞;田泽;王晋
2.一种快速锁定低抖动的时钟数据恢复电路 [J], 武宇轩;吕方旭;吴苗苗
3.一种10Gb/s超低抖动时钟数据恢复电路的设计 [J], 刘泽法;宋树祥;岑明灿;翟江
辉;蔡超波
4.一种快速以太网卡芯片时钟恢复电路 [J], 朱全庆;李海华;邹雪城;沈绪榜
5.一种适用于NRZ数据的时钟数据恢复电路 [J], 胡建赟;闵昊
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
48技术研发 Technology Research0 引言时钟数据恢复电路是高速收发器的核心模块，而高速收发器是通信系统中的关键部分。
随着光纤在通信中的应用，信道可以承载的通信速率已经可以达到GHz，从而使得接收端的接收速率成为限制通信速率的主要瓶颈。
因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。
目前时钟数据恢复电路主要是模拟IC和数字IC，其频率已经可以达到几十GHz。
而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量和速度，在数字领域的应用逐渐有替代数字IC的趋势，已经广泛作为数字系统的控制核心。
但利用中低端FPGA还没有可以达到100MHz以上的时钟数据恢复电路。
由于上面的原因，许多利用FPGA实现的高速通信系统中必须使用额外的专用时钟数据恢复IC，这样不仅增加了成本，而且裸露在外的高速PCB布线使还会带来串扰、信号完整性等非常严重的问题。
如果可以在中低端FPGA上实现高速时钟数据恢复电路，则可降低成本且提高整个电路系统的性能。
目前利用FPGA实现时钟恢复电路的方法，基本都是首先利用FPGA内部的锁相环产生N*f的高频时钟，然后再根据输入信号控制对高速时钟的分频，从而产生与输入信号同步的时钟信号[1~3]，其中N决定了恢复时钟信号的相位精度，通常N等于8。
因此如果输入信号的频率为100MHz，则系统的工作频率就必须达到800MHz，对于中低端FPGA，如此高的工作频率显然无法承受。
虽然高端FPGA可以达到GHz的工作频率，但其高昂的价格不适合用于普通用户。
而其它基于中低端FPGA实现高速时钟恢复电路的方法，要么需要外部VCO模块[4]，要么只能恢复数据而无法得到同步的时钟信号[5]。
针对这种情况，本文提出了一种利用Altera FPGA中的锁相环及Logiclock 等技术，实现高速时钟恢复电路的方法。
电路是在Altera 的EP2C5T144C6芯片上实现的，用于数字光端机的接收端基于FPGA的高速时钟数据恢复电路的实现李湘琼 黄启俊 常胜(武汉大学，物理科学与技术学院电子科技系)摘 要：介绍了一种利用输出时钟在具有不同相位的时钟信号之间进行切换实现高速时钟恢复电路的方法。
利用Altera公司Quartus软件提供的修改逻辑单元和逻辑块锁定及插入buffer的方法，消除了时钟切换产生的毛刺，弥补了不同相位时钟由于不同的传输延迟而造成的相位偏移。
设计的电路实现了数字光端机要求的204.8MHz的工作频率。
同时, 分析了决定该电路工作频率的主要因素，通过仿真验证使用EP3C10E144C7芯片最高工作频率可以达到400MHz。
关键词：时钟恢复; Logiclock; 超前滞后鉴相器; 现场可编程逻辑门阵列Design of high-speed clock and data recovery circuit Based on FPGALi Xiangqiong Huang Qijun Chang Sheng(Department of Electronics Science and Technology, College of Physics Science and Technology, Wuhan University)Abstract : The paper presents a method to realize high-speed clock and data recovery circuit, which is based on the idea of utilizing output clock to make switching among the clocks whose phase are different. By using the modified logic elements, locking logic region provided by Altera's Quartus and inserting buffers, the burrs appearing in clock switching is eliminated and the phase offset generated from different transmitting delays of the clocks with different phases is compensated 。
The designed circuit achieves the operation frequency, which meet the requirement of our project 。
The main factor which affects the operation frequency of the presented circuits is also analyzed in this paper. The result of simulation based on the chip of EP3C10E144C7 shows that a highest operation frequency of 400 MHz can be achieved.Key words : clock recovery; logiclock ; the early-later phase detector; FPGA 从100路2.048MHz压缩视频码流合成的串行码流中正确提取100路视频码流，其工作频率为204.8MHz，通过硬件验证电路可以正确工作。
1 时钟恢复电路原理及环路结构时钟恢复电路的目的是从输入的数据流中，提取出与其同步的时钟信号。
时钟信号不可能凭空产生，因此该电路本身必须有一个时钟信号产生机制，除此之外还必须有一个判断控制机制--能够判断并且调整该时钟信号与输入数据之间的相位关系，使其同步。
传统的基于FPGA的时钟恢复电路的结构如图1所示。
如前所述，这种结构的电路用中低端FPGA，工作频率不可能达到100MHz以上。
本文采用的方法是利用锁相环产生不同相位的时钟信号，然后再根据控制信号控制输出时钟在这些时钟之间进行切换，从而使时钟与输入数据同步。
具体结构如图2所示。
下面详细介绍各个模块的工作原理及电路实现。
图1 基于高频时钟分频的时钟恢复电路结构图49技术研发 Technology Research2 模块电路设计电路由三个模块构成，鉴相器模块和计数器模块通过判断时钟信号和输入信号的相位关系，产生相位调整的控制信号，时钟调整模块根据送来的控制信号对输出时钟进行相位调整。
2.1 超前滞后鉴相器图3 超前滞后鉴相器电路鉴相器使用可以识别输入信号连0和连1的超前滞后鉴相器[6]，具体电路如图3所示。
利用四个D触发器对输入信号Din采样产生s1、s2、s3三个信号，如果s2=s3≠s1，则表示时钟超前，up-down为高电平；如果s1=s2≠s3，则表示时钟滞后，up-down为低电平；当输入信号连0或连1时s1=s2=s3，valid为低电平，此时up-down无效。
这两个信号都必须用时钟信号进行同步产生，否则电路可能由于s1、s2、s3的延迟差而进入一种死锁状态。
这种鉴相器只有超前或滞后两种状态，如果直接将其输出用作控制时钟相位的调整，则时钟切换会过于频繁，而且输入信号中的毛刺会引起误操作。
所以将其输出信号送给up-down计数模块，进行一段时间的积累后，再产生用于控制时钟相位的信号。
2.2 up-down计数器模块计数器模块[2]的功能是在鉴相器送来的信号控制下进行计数，产生相位调整的控制信号。
计数器的初始值为M, 当输入信号valid为高电平时，判断up-down信号。
如果该信号为1，则计数器加计数，否则减计数。
当计数器的值为2M时，early产生高电平脉冲；当为0时，later 产生高电平脉冲。
2.3 时钟产生调整模块2.3.1 电路结构图4 时钟产生调整模块结构图 图5 时钟正确切换的时序时钟产生调整模块的主要功能是产生和输入信号频率相同的时钟信号，并根据相位判断模块发送过来的控制信号，不断地调整输出时钟相位，使得输出时钟的上升沿维持在输入信号中间位置，其结构如图4所示。
不同相位的同频时钟是利用EP2C5T144C6中的锁相环产生的，由于课题项目的需要，1个片子内部必须含有2个时钟恢复电路，受到全局时钟数目的限制，采用6个时钟信号进行切换。
在该模块电路设计设置6个状态，每一状态对应某一相位的时钟信号。
当检测到early信号为高电平时，状态就跳变到比当前时钟信号相位提前1个相位的状态上(若相位超前则再继续超前)，而当later信号为高电平时跳变到比当前时钟信号滞后1个相位的状态上去(相位滞后则继续滞后)，然后再根据当前的状态选择相应的时钟信号，作为当前工作时钟即输出时钟信号Rclk。
2.3.2 时钟切换采用时钟切换实现该相位调整，首要问题就是必须消除时钟切换时产生的毛刺，因此所有子电路都采用恢复出来的时钟信号作为其工作时钟，这样所有的时钟切换情况都可用图5表示。
假定此时的工作时钟为clk_1，只要能够保证时钟切换避开上面的阴影区域，而是处在上图中的红色区域，则无论是时钟向前还是向后切换，都不会出现毛刺。
以工作频率为200MHz计算，每段红色区域大约为1.6ns，而Altera中的LE单元延迟大约为0.23ns，所以采用buffer弥补延迟完全可以使时钟切换发生在合适的位置。
2.3.3 时钟相位偏移的补偿该电路结构的另一关键是必须保证不同相位时钟信号经过时钟判断调整模块后，它们之间的相位关系不会因延迟的不同而失效而必须仍然成立，否则就会导致相位调整过大或过小，电路会因此变得不稳定。
电路延迟由门延迟和连线延迟组成。
对于连线延迟在Altera Cyclone II中只要两个LE之间的连线类型相同，延迟也就相同，而每个LAB中有16个LE也有16个LOCAL_LINE布线资源，因此同一个LAB中LE之间的互连线延迟都是相同的。
对于门延迟，在Cyclone II中每个LE有A、B、C、D四个输入端，各端口延迟不同。
首先通过在某些路径上插入buffer，使得所有时钟信号经过的LE的数目相同。
然后再在3个时钟信号中各插入一个buffer，再根据最终的布线情况，调整这3个buffer的端口连接，就可以使得各时钟信号经过的门延迟基本相同。
除了上述两种方法，在应用中使用了Quartus II的logiclock功能，按照设计的需要将同一功能模块的逻辑放在相同的LAB中，这样可以使连线延迟对电路的影响降到最小。
同时利用该功能也可以直接将调整好的时钟恢复电路应用于整个通信系统中，使得其他电路的布局布线不会对该电路产生影响[7]。