13秋3计算机原理试题(第四章)

计算机组成原理第四章单元测试（二）（含答案）第四章存储系统(二)测试1、32位处理器的最大虚拟地址空间为A、2GB、4GC、8GD、16G2、在虚存、内存之间进行地址变换时，功能部件（）将地址从虚拟（逻辑）地址空间映射到物理地址空间A、TLBB、MMUC、CacheD、DMA3、在程序执行过程中，Cache与主存的地址映象是由A、用户编写程序完成B、操作系统完成C、编译系统完成D、硬件自动完成4、某计算机的存储系统由cache和主存组成。

某程序执行过程共访存2000次，其中访问cache缺失(未命中）100次，则该程序执行过程中Cache的命中率为A、80%B、85%C、90%D、95%5、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内任意一行的位置上，则这种映射方法称为A、全相联映射B、直接映射C、2-路组相联映射D、混合映射6、采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大主存储器的存储空间，且能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间7、虚拟存储器中，程序执行过程中实现虚拟地址到物理地址映射部件（系统）是A、应用程序完成B、操作系统和MMU配合完成C、编译器完成D、MMU完成8、相联存储器是按( )进行寻址访问的存储器A、地址B、内容C、堆栈D、队列9、以下哪种情况能更好地发挥Cache的作用A、程序中存在较多的函数调用B、程序的大小不超过内存容量C、程序具有较好的时间和空间局部性D、递归子程序10、以下关于虚拟存储管理地址转换的叙述中错误的是（）A、地址转换是指把逻辑地址转换为物理地址B、一般来说，逻辑地址比物理地址的位数少C、地址转换过程中可能会发生“缺页”D、MMU在地址转换过程中要访问页表项11、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。

问主存第3000号单元所在主存块对应的cache组号是A、1B、5C、13D、2912、下列关于MMU的叙述中，错误的是（）A、MMU是存储管理部件B、MMU负责主存地址到Cache地址的映射C、MMU参与虚拟地址到物理地址的转换D、MMU配合使用TLB 地址转换速度更快13、下列关于主存与cache地址映射方式的叙述中正确的是（）A、全相联映射方式比较适用于大容量CacheB、直接映射是一对一的映射关系，组相联映射是多对一的映射关系C、在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率D、在Cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率14、下列关于CaChe的说法中，错误的是（）A、CaChe对程序员透明B、CaChe行大小与主存块大小一致C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置D、读操作也要考虑CaChe与主存的一致性问题15、下列关于CaChe的论述中，正确的是A、采用直接映射时，CaChe无需使用替换算法B、采用最优替换算法，CaChe的命中率可达到100％C、加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度16、某计算机系统中，CaChe容量为512 KB，主存容量为256 MB，则CaChe 一主存层次的等效容量为A、512 KBB、256 MBC、256 MB+512 KBD、256 MB - 512 KB17、下列关于Cache的描述中正确的是( )A、Cache存储器是内存中的一个特定区域B、Cache存储器的存取速度介于内存和磁盘之间C、Cache存储器中存放的内容是内存的副本D、Cache中存放正在处理的部分指令和数据18、关于TLB和Cache,下面哪些说法中正确的是( )A、TLB和Cache中存的数据不同B、TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容C、TLB miss会造成程序执行出错，但是Cache miss不会D、TLB和Cache都采用虚拟地址访问19、在下列因素中，与Cache的命中率有关的是( )A、Cache块大小B、Cache的总容量C、主存的存取时间D、替换算法20、下面有关Cache的说法中正确的是( )A、设置Cache的目的，是解决CPU和主存之间的速度匹配问题B、设置Cache的理论基础，是程序访问的局部性原理C、Cache与主存统一编址，Cache地址空间是主存的一部分D、Cache功能均由硬件实现，对程序员透明21、下列关于存储系统的描述中正确的是( ）A、每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间B、多级存储体系由cache、主存和虚拟存储器构成C、Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D、当Cache未命中时，CPU以直接访问主存，而外存与CPU之间则没有直接通路22、下列关于TLB、cache和虚存页(Page)命中组合情况中，一次访存过程中可能发生的是( ）A、TLB命中、cache命中、Page命中B、TLB未命中、cache命中、Page命中C、TLB未命中、cache未命中、Page命中D、TLB未命中、cache命中、Page未命中23、下列RAID组中需要的最小硬盘数为3个的是（）A、RAID 1B、RAID 3C、RAID 5D、RAID 1024、下列RAID技术中采用奇偶校验方式来提供数据保护的是（）A、RAID 1B、RAID 3C、RAID 5D、RAID 1025、在请求分页存储管理方案中，若某用户空间为16个页面，页长1 K B，虚页号0、1、2、3、4对应的物理页号分别为1、5、3、7、2。

第4章练习题及参考答案一、判断题（正确Y，错误N）1.现代通信指的‎是使用电波或‎光波传递信息‎的技术。

通信的任务就‎是传递信息。

2.现代通信就是‎传递信息，因此书、报、磁带、唱片等都是现‎代通信的媒介‎。

3.通信系统中的‎发送与接收设‎备称之为“终端”。

4.在通信系统中‎，计算机既可以‎用作信源也可‎以用作信宿，接收和发送的‎都是数字信号‎。

5.通信系统中信‎源和信宿之间‎必须存在信道‎，才能实现信息‎的传输。

6.光纤是绝缘体‎，不受外部电磁‎波的干扰。

7.微波可以按任‎意曲线传播。

8.微波可以经电‎离层反射传播‎。

9.与同轴电缆相‎比，双绞线容易受‎到干扰，误码率较高，通常只在建筑‎物内部使用。

10.光纤通信、微波通信、卫星通信、移动通信，它们的任务都‎是传递信息，只是其传输介‎质和技术各有‎不同。

11.微波中继站之‎间的距离大致‎与塔高平方成‎正比。

一般为50公‎里左右。

12.中低轨道通信‎卫星相对于地‎面是静止的。

13.同步轨道上的‎卫星数目是有‎限的。

14.卫星通信是微‎波接力通信向‎太空的延伸。

15.传输信息量与‎传输速率是相‎同的概念。

16.模拟信号是随‎时间而连续变‎化的物理量，包含无穷多个‎值。

17.信道的带宽总‎是指信道上所‎能通过的信号‎的频带宽度。

18.FDM和TD‎M是指将任意‎多路信号复合‎在同一个信道‎中传输。

19.无线电广播中‎的中波段和短‎波段都采用调‎幅方式用声音‎信号调制载波‎信号，而且都利用电‎离层反射传输‎信号。

20.调频广播比调‎幅广播的声音‎质量好，原因是调频广‎播的传输频带‎较宽，且外界信号不‎会对声音的频‎率形成干扰。

21.在有线电视系‎统中，通过同轴电缆‎传输多路电视‎信号所采用的‎信道复用技术‎是频分多路复‎用。

22.采用频分复用‎技术传输的多‎路信号一定是‎模拟信号。

23.在蜂窝移动通‎信系统中，所有基站与移‎动交换中心之‎间均通过光纤‎传输信息。

第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。

2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。

3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。

它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。

4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠触发器原理存储信息，只要不掉电，信息就不会丢失。

6 DRAM是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。

7ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。

8 PROM: 是可一次性编程的只读存储器。

9 EPROM 是可擦洗的只读存储器，可多次编程。

10 EEPROM: 即电可改写型只读存储器，可多次编程。

11 CDROM 即只读型光盘存储器。

12 Flash Memory 即可擦写、非易失性的存储器。

4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。

A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。

A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。

A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。

A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。

下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。

复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。

计算机系统结构第四章自考练习题答案第四章存储体系历年真题精选1. 以下说法正确的选项是〔 D 〕。

A. Cache容量一般不大，命中率不会很高B. Cache本身速度很快，但地址变换速度很慢C. Cache芯片速度一般比CPU速度慢数十倍D. Cache存储器查映像表和访问物理Cache其间可以流水，使速度与CPU匹配 2．以下与虚拟存储器的等效访问速度无关的是〔 D 〕。

A. 页地址流B. 页面调度策略C. 主存的容量D. 辅存的容量3. 页面虚拟存储器把〔程序〕空间和〔主存〕空间都机械等分成相同大小的页面。

4. Cache假设采用全相联映像规那么，那么主存中〔任意一〕块都可映像装入到Cache中的〔任意一〕块的位置上。

5. 解决计算机主存与CPU的速度差对机器性能的影响，可采用哪三种解决方法？(p86)6. 对于二级虚拟存储层次，其等效访问时间与主、辅存的访问时间有什么关系？可采取哪些措施提高存储层次的等效访问速度？〔至少提出两种〕〔P88〕7. 有一个虚拟存贮器，主存有0～3四页位置，程序有0～7八个虚页，采用全相联映象和FIFO替换算法。

给出如下程序页地址流；2，3，5，2，4，0，1，2，4，6。

〔1〕假设程序的2，3，5页已先后装入主存的第3、2、0页位置，请画出上述页地址流工作过程中，主存各页位置上所装程序各页页号的变化过程图，标出命中时刻。

〔2〕求出此期间虚存总的命中率H。

〔50%〕8. 某虚拟存储器共8个页面，每页为1024个字，实际主存为4K个字，采用页表法进行地址映象。

映象表的内容如下表所示。

1实页号 3 1 2 3 2 1 0 0 装入位 1 1 0 0 1 0 1 0 (1)求出会发生页面失效的全部虚页号；〔2，3,5,7〕(2)求出虚地址为：0，3728，1023，1024，7800，6800的主存实地址。

〔3072，页失效，4095,1024，页失效，656〕同步强化练习一．单项选择题。

第 四 章4.52 浮点数系统使用的阶码基值r e =2，阶值位数q=2，尾数基值r m =10，尾数位数p ′=1，即按照使用的二进制位数来说，等价于p=4。

计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。

解: 最小尾数值：r m -1 = 10-1 = 0.1最大尾数值：1- r m -p ′ =1-10-1 = 0.9 最大阶值：2q -1=3可表示数的最小值：1×r m -1 = 10-1 = 0.1 可表示数的最大值：r m 2q-1×（1- r m -p ′）=103（1-10-1）= 900可表示数的个数：2q ×r m p ′（r m -1）/r m = 22×101（10-1）/10 = 364.53 一台机器要求浮点数的字长的精度不低于10-7.2，表数的范围正数不小于1038，且正负对称。

尾数用原码、纯小数表示，阶码用移码、整数表示。

设计这种浮点数的格式。

解 依题意，取表数范围N =1038，表数精度δ=10-7.2。

由式（4-4）得：37log(log10log 21)log 2q +> = 6.99，上取整，得到阶码字长q=7。

由式（4-5）得：16log1053.2log 2p -->=，上取整，得到尾数字长p=24。

从而加上一个尾数符号位和一个阶码符号位，浮点数的总字长为：p+q+2=24+7+2=33。

实际浮点数总字长应为8的倍数，故取浮点数总字长为40位。

多出的7位可以加到尾数字长p 中用于提高浮点数的表数精度，也可以加到阶码字长q 中来扩大浮点数的表数范围。

暂且让p 增加6位，q 增加1位，即p=30，q=8。

如图4-8所示是设计出来的浮点数格式。

图4-8 例4.2浮点数的设计格式4.58 用于文字处理的某专用机，每个文字符用4位十进制数字（0～9）编码表示，空格用︼表示。

1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别是△t 、2△t 和3△t 。

在下列各种情况下，分别写出连续执行n 条指令所需要的时间表达式。

⑴ 顺序执行方式。

⑵ 仅“取指令”和“执行”重叠。

⑶ “取指令”、“分析”和“执行”重叠。

答：⑴ 顺序执行方式12 ......1 2 12T ＝∑=++n1i i i i )t t t (执行分析取址＝n(△t ＋2△t ＋3△t)＝6n △t⑵ 仅“取指令”和“执行”重叠12 ......1 212T ＝6△t ＋∑=+1-n 1i i i )t t (执行分析＝6△t ＋(n-1)(2△t ＋3△t)＝(5n ＋1)△t⑶ “取指令”、“分析”和“执行”重叠12 34 ......1 2 3 41234△t2△t3△t△t2△t3△t△t2△t3△tT ＝6△t ＋∑=1-n 1i i )t (执行＝6△t ＋(n-1)(3△t)＝(3n ＋3)△t2. 一条线性流水线有4个功能段组成，每个功能段的延迟时间都相等，都为△t 。

开始5个任务，每间隔一个△t 向流水线输入一个任务，然后停顿2个△t ，如此重复。

求流水线的实际吞吐率、加速比和效率。

答：1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 56 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出，在（7n+1）Δt 的时间内，可以输出5n 个结果，如果指令的序列足够长（n →∞），并且指令间不存在相关，那么，吞吐率可以认为满足：)n (t75t )n /17(5t )1n 7(n 5TP ∞→∆=∆+=∆+=加速比为：)n (720n /17201n 7n 20t )1n 7(t 4n 5S ∞→=+=+=∆+∆⨯=从上面的时空图很容易看出，效率为：)n (75n /1751n 7n 5t )1n 7(4t 4n 5E ∞→=+=+=∆+⨯∆⨯=3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F 。

第四章存储系统(二)测试1、32位处理器的最大虚拟地址空间为A、2GB、4GC、8GD、16G2、在虚存、内存之间进行地址变换时，功能部件（）将地址从虚拟（逻辑）地址空间映射到物理地址空间A、TLBB、MMUC、CacheD、DMA3、在程序执行过程中，Cache与主存的地址映象是由A、用户编写程序完成B、操作系统完成C、编译系统完成D、硬件自动完成4、某计算机的存储系统由cache和主存组成。

某程序执行过程共访存2000次，其中访问cache缺失(未命中）100次，则该程序执行过程中Cache的命中率为A、80%B、85%C、90%D、95%5、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内任意一行的位置上，则这种映射方法称为A、全相联映射B、直接映射C、2-路组相联映射D、混合映射6、采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大主存储器的存储空间，且能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间7、虚拟存储器中，程序执行过程中实现虚拟地址到物理地址映射部件（系统）是A、应用程序完成B、操作系统和MMU配合完成C、编译器完成D、MMU完成8、相联存储器是按( )进行寻址访问的存储器A、地址B、内容C、堆栈D、队列9、以下哪种情况能更好地发挥Cache的作用A、程序中存在较多的函数调用B、程序的大小不超过内存容量C、程序具有较好的时间和空间局部性D、递归子程序10、以下关于虚拟存储管理地址转换的叙述中错误的是（）A、地址转换是指把逻辑地址转换为物理地址B、一般来说，逻辑地址比物理地址的位数少C、地址转换过程中可能会发生“缺页”D、MMU在地址转换过程中要访问页表项11、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。

问主存第3000号单元所在主存块对应的cache组号是A、1B、5C、13D、2912、下列关于MMU的叙述中，错误的是（）A、MMU是存储管理部件B、MMU负责主存地址到Cache地址的映射C、MMU参与虚拟地址到物理地址的转换D、MMU配合使用TLB 地址转换速度更快13、下列关于主存与cache地址映射方式的叙述中正确的是（）A、全相联映射方式比较适用于大容量CacheB、直接映射是一对一的映射关系，组相联映射是多对一的映射关系C、在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率D、在Cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率14、下列关于CaChe的说法中，错误的是（）A、CaChe对程序员透明B、CaChe行大小与主存块大小一致C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置D、读操作也要考虑CaChe与主存的一致性问题15、下列关于CaChe的论述中，正确的是A、采用直接映射时，CaChe无需使用替换算法B、采用最优替换算法，CaChe的命中率可达到100％C、加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度16、某计算机系统中，CaChe容量为512 KB，主存容量为256 MB，则CaChe 一主存层次的等效容量为A、512 KBB、256 MBC、256 MB+512 KBD、256 MB - 512 KB17、下列关于Cache的描述中正确的是( )A、Cache存储器是内存中的一个特定区域B、Cache存储器的存取速度介于内存和磁盘之间C、Cache存储器中存放的内容是内存的副本D、Cache中存放正在处理的部分指令和数据18、关于TLB和Cache,下面哪些说法中正确的是( )A、TLB和Cache中存的数据不同B、TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容C、TLB miss会造成程序执行出错，但是Cache miss不会D、TLB和Cache都采用虚拟地址访问19、在下列因素中，与Cache的命中率有关的是( )A、Cache块大小B、Cache的总容量C、主存的存取时间D、替换算法20、下面有关Cache的说法中正确的是( )A、设置Cache的目的，是解决CPU和主存之间的速度匹配问题B、设置Cache的理论基础，是程序访问的局部性原理C、Cache与主存统一编址，Cache地址空间是主存的一部分D、Cache功能均由硬件实现，对程序员透明。

第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。

指令最好半字长或单字长，设16位比较合适。

一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。

2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。

答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。

双操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1) 单字长二XXX指令。

(2) 操作码字段OP可以指定26=64种操作。

(3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。

(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

15 10 9 8 7 4 3 0答：该指令格式及寻址方式特点如下：(1)双字长二XXX指令，用于访问存储器。

(2)操作码字段OP可以指定26=64种操作。

(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。

有效XXX可通过变址寻址求得，即有效XXX等于变址寄存器（选择16个之一）内容加上位移量。

5．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1)该指令为单字长双操作数指令，源操作数和目的操作数均由寻址方式和寄存器构成，寄存器均有8个，寻址方式均有8种。

根据寻址方式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。

微机原理第4章练习题及答案第4章80某86指令系统一、自测练习题㈠选择题1．MOVA某，[B某＋SI]的源操作数的物理地址是()。

A．(DS)某16＋(B某)＋(SI)B.(ES)某16＋(B某)＋(SI)C．(SS)某10H＋(B某)＋(SI)D．(CS)某10H＋(B某)＋(SI)2．MOVA某，[BP＋Sl]的源操作数的物理地址是()。

A．(DS)某10H＋(BP)＋(SI)A.(ES)某16＋(BP)＋(SI)C．(SS)某16＋(BP)＋(SI)D．(CS)某10H＋(BP)＋(SI)3．MOVA某，ES：[B某＋SI]的源操作数的物理地址是()。

A．(DS)某16＋(B某)＋SI)B．(ES)某10H＋(B某)＋(SI)C．(SS)某10H＋(B某)＋SI)D．(CS)某16＋(B某)＋(SI)4．JMPWORDPTR[DI]是()。

A．段内间接转移B．段间间接转移C．段内直接转移D．段间直接转移5．JMPFARPTRBlOCK(BLOCK是符号地址)是()。

A．段内间接转移B．段间间接转移C．.段内直接转移D．段间直接转移6．INC指令不影响()标志。

A．OFB．CFC．SFD．ZF7．条件转移指令JNE的测试条件是()。

A．ZF＝1B．CF＝0C．ZF＝0D．CF＝18．下列指令中，有语法错误的是()。

A．MOV[SI]，[DI]B．INAL，D某C．JMPWORDPTR[B某+8]D．PUSHWORDPTR20[B某+S1]9．假定(SS)＝2000H，(SP)＝0100H，(A某)＝2107H，执行指令PUSHA某后，存放数据21H的物理地址是（）。

A．20222HB．20221HC．200FEHD．200FFH10．对于下列程序段：AGAIN：MOVAL，[SI]MOVES:[DI]，ALINCSIINCDILOOPAGAIN也可用指令（）完成同样的功能。

A．REPMOVSBB．REPLODSBC．REPSTOSBD．REPESCASB11．对于下列程序段：AGAIN：MOVES:[DI]，ALINCDILOOPAGAIN可用指令（）完成。