fpga开发工具-ise

ISE开发环境使用指南简介ISE（Integrated Software Environment）是Xilinx公司开发的一套FPGA设计软件工具。

本文档将为您介绍如何使用ISE开发环境进行FPGA开发，包括环境的安装、基本操作和常见问题解决方法。

环境安装1.在Xilinx官网上下载最新版本的ISE软件。

2.双击安装文件，按照向导指示完成安装过程。

3.完成安装后，打开ISE软件，进行必要的设置和配置。

基本操作创建工程1.打开ISE软件，选择“File” -> “New Project”。

2.在弹出的对话框中输入工程名称和路径，选择FPGA型号等相关参数，点击“Next”。

3.添加源文件和约束文件，点击“Next”。

4.点击“Finish”完成工程创建。

编译工程1.在ISE软件中选择“Project” -> “Run Implementation”进行工程编译。

2.检查编译过程中是否有错误，根据提示进行修正。

下载到FPGA1.将FPGA与电脑连接，选择“Tools” -> “iMPACT”打开下载工具。

2.配置下载参数，选择对应的FPGA型号和文件路径。

3.点击“Program”开始下载程序到FPGA。

常见问题解决方法编译错误•检查代码中是否有语法错误或逻辑问题。

•检查约束文件是否设置正确。

下载失败•检查FPGA与电脑的连接是否正常。

•检查下载工具配置是否正确。

总结通过本文档的介绍，您应该对如何使用ISE开发环境进行FPGA开发有了一定了解。

希望您在实际操作中能够顺利完成项目的开发和调试。

如果遇到任何问题，可以参考本文档中提供的常见问题解决方法或参考Xilinx官方文档进行进一步学习和搜索。

1.第一章：FPGA/CPLD简介●FPGA一般是基于SRAM工艺的，其基于可编程逻辑单元通常是由查找表（LUT，look up table）和寄存器（register）组成。

其中内部的查找表通常是4输入的，查找表一般完成纯组合逻辑功能；●Xilinx可编程逻辑单元叫做slice，它由上下两部分组成，每部分都由一个register加上一个LUT组成，被称为LC（logic cell，逻辑单元），两个LC之间有一些共用逻辑，可以完成LC之间的配合工作与级连；●Altera可编程逻辑单元叫做LE（Logic Element，逻辑单元），由一个register加上一个LUT构成；Lattice的底层逻辑单元叫做PFU（programmable Function unit，可编程功能单元），它由8个LUT和9个register组成。

●Ram和dpram/spram/伪双口RAM，CAM（content addressable memory）。

Fpga中其实没有专业的rom硬件资源，实现ROM是对RAM赋初置，并且保存此初值●CAM，即内容地址储存器，在其每个存储单元都包含了一个内嵌的比较逻辑，写入cam的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所以内部数据的地址。

总结：RAM是一种根据地址读/写数据的存储单元；而CAM 和RAM恰恰相反，它返回的是与端口数据相匹配的内部地址。

使用很广，比如路由器中的地址交换表等等●Xilinx块ram大小是4kbit和18kbit两种结构。

Lattice块ram是9kbit●分布式ram适合用于多块小容量的ram的设计；●Dll（delay-locked loop）延迟锁定回环或者pll（phase locked loop）锁相环，可以用以完成时钟的高精度，地抖动的倍频/分频/占空比调整/移相等功能。

Xilinx主要集成的是DLL，叫做CLKDLL，在高端的FPGA中，CLKDLL的增强型模块为DCM （digital clock manager，数字时钟管理模块）。

实验一ISE安装和开发流程ISE的安装2.运行安装程序，按照提示完成安装过程。

安装程序会要求选择安装路径、选择组件和许可证等信息，在这些选项中根据实际需求进行选择。

3.安装完成后，可以在开始菜单中找到ISE的快捷方式，通过点击该快捷方式打开ISE。

ISE的开发流程1. 创建新工程：打开ISE后，首先需要创建一个新工程。

在"File"菜单中选择"New Project"，然后按照向导的指示填写工程名、工程路径等信息。

2. 添加设计文件：工程创建完成后，需要将相关的设计文件添加到工程中。

在ISE的工程导航器中，右键点击工程名，选择"Add Sources"，然后选择要添加的设计文件。

可以添加Verilog、VHDL或其他支持的设计文件格式。

3. 设置仿真和综合选项：在设计文件添加完成后，需要设置仿真和综合选项。

在ISE的工程导航器中，右键点击工程名，选择"Properties"，然后选择"Simulation"和"Synthesis"选项卡，按照需要进行配置。

4. 进行综合：在配置完成后，可以进行综合操作。

在ISE的工程导航器中，右键点击顶层设计文件，选择"Synthesize - Xilinx Synthesis Tool"，然后等待综合过程完成。

综合将生成逻辑网表作为综合结果。

5. 进行约束：综合完成后，需要对设计进行约束。

约束是为了将设计与FPGA的物理资源进行对应，以满足目标性能和约束条件。

在ISE的工程导航器中，右键点击顶层设计文件，选择"Implement Design"，然后进行约束配置。

6. 进行实现：约束配置完成后，可以进行实现操作。

在ISE的工程导航器中，右键点击顶层设计文件，选择"Generate Programming File"，然后等待实现过程完成。

引言：概述：ISE软件是由Xilinx公司开发的一款集成电路设计工具，使用该软件可以进行数字电路设计、仿真、验证以及实现等多个阶段的工作。

在设计阶段，ISE软件提供了丰富的组件库和设计工具，方便用户进行电路原理图的绘制和逻辑设计。

在验证阶段，ISE软件可以进行功能仿真和时序仿真，以确保设计的正确性和稳定性。

在实现阶段，ISE软件提供了先进的布局与布线工具，能够将设计转化为实际的电路板。

正文内容：1.安装与启动1.1ISE软件安装包1.2安装ISE软件1.3启动ISE软件2.项目管理2.1创建新项目2.2导入已有项目2.3添加设计文件2.4设定项目属性2.5保存和备份项目3.设计流程3.1电路原理图设计3.1.1组件选择3.1.2连接元件3.1.3设置元件属性3.2逻辑设计3.2.1设计约束3.2.2逻辑优化3.2.3时序约束3.3约束文件编辑3.3.1约束规则3.3.2约束语法3.3.3约束检查3.4时序仿真3.4.1创建仿真波形3.4.2设定初始状态3.4.3运行仿真3.5功能仿真3.5.1设置输入信号3.5.2运行仿真3.5.3分析仿真结果4.仿真与验证4.1时序分析4.1.1设定时钟4.1.2时序路径分析4.1.3时序优化4.2时序约束验证4.2.1满足约束4.2.2修复时序错误4.3灵敏度分析4.3.1设定输入敏感性4.3.2分析敏感性4.4逻辑分析4.4.1切换敏感性4.4.2分析逻辑状态5.布局与布线5.1物理约束5.1.1面积约束5.1.2信号完整性约束5.1.3电源与接地约束5.2布局5.2.1网表导入5.2.2管理物理资源5.2.3进行布局布线5.3时序优化5.3.1满足时序约束5.3.2缩短信号传输路径5.3.3优化时钟分配5.4布线5.4.1管理布线资源5.4.2进行布线5.4.3路由与优化5.5设计规约检查5.5.1检查布局布线规约5.5.2修复设计规约错误总结：引言概述：ISE软件是一款功能强大的集成开发环境工具，广泛应用于数字电路设计和实现。

FPGA开发全攻略——ISE基本操作这篇文章讲述了如何用工具提高效率的方法，适用程度因人而异。

Situation: 在对FPGA 设计进行最初步的系统规划的时候，需要进行模块划分，模块接口定义等工作。

通常，我们起初会在纸上进行设计，到了一定阶段的定稿可能会输入Visio 等工具，方便在T eam 内部交流和审阅。

虽然在纸上我们可以很随意地书写，而用纸画的不方便就在于，如果想对某一个模块进行一些改动或者重画模块，那么常常因为留出的空余纸张不够，而导致拿一张新的白纸重新画一遍，比较浪费时间。

对于电子化的Visio 来说，方便修改是好处，但他不是专为设计FPGA 系统而设计的，添加输入输出端口没那么方便，也不会根据定义的模块自动生成HDL文件。

HDLQuestion: 我们能不能使用更好软件进行系统规划呢？Solution: 答案是可以的。

下面以ISE 10.1 为例作说明：1) 画一个空模块，仅定义端口 - 新建Schematic，选择Tools -> Symbol Wizard，里面可以定义Symbol名和端口属性。

完成后生成sym 格式的Symbol。

如果端口是一个bus，那么可以用A(4:0) 的形式。

2) 将Symbol 添加到原理图 - 在Schematic 的Symbol 页面，选择Categories 为工程文件夹，在Symbols列表中就可以看到刚刚新建的Symbol。

将它添加到原理图中。

3) 重复1-2 步骤，建立所有Symbol，并连接端口。

如果需要修改连线的名字或者模块的例化名，可以选择需要修改名字的元件然后按右键--> Object Properties --> 在Name/InstName 窗格中填入需要的名字。

4) 如需修改Symbol，可以直接在sym 文件中修改 - 可以按右键-> Add -> Pin 等等添加，也可以Copy已存在的Pin，然后改变PinName。

ISE软件使用说明ISE（Integrated Software Environment）软件是由赛灵思公司（Xilinx Inc.）开发的一款用于设计和开发数字电路的软件工具。

该软件提供了一个集成的环境，用于设计、模拟和验证数字电路。

本文将介绍ISE软件的安装和基本使用方法，以帮助用户快速上手。

一、安装ISE软件2.根据安装程序的提示，选择安装的目标文件夹和所需的组件。

3.等待安装程序完成安装。

二、打开ISE软件打开ISE软件后，会出现一个欢迎界面，用户可以选择新建项目、打开已有项目或者直接进入ISE工具链。

三、创建新项目1. 点击“New Project”按钮，进入新项目设置页面。

2.输入项目的名称和路径，选择项目类型和芯片系列。

3. 点击“Next”按钮，进入项目配置页面。

4.在此页面中，用户可以添加需要使用的源文件、约束文件和IP核等。

5. 点击“Next”按钮，进入总结页面。

6. 点击“Finish”按钮，完成项目创建。

四、设计源文件在ISE软件中，用户可以使用HDL（硬件描述语言）进行设计源文件的编写。

ISE软件支持的HDL语言有VHDL和Verilog。

1. 在项目视图中，右键点击“Source”文件夹，选择“New Source”。

2.在弹出的对话框中，选择源文件类型和语言。

3. 输入文件的名称和路径，点击“Finish”按钮。

五、添加约束文件约束文件用于定义电路的时序、引脚映射等信息，以确保电路的正常工作。

1. 在项目视图中，右键点击“Constraints”文件夹，选择“New Source”。

2.在弹出的对话框中，选择约束文件类型。

3. 输入文件的名称和路径，点击“Finish”按钮。

六、综合与实现在进行综合和实现之前，需要根据设计需求进行一些设置和配置。

1. 在项目视图中，右键点击项目名称，选择“Properties”。

2.在弹出的对话框中，选择“SYNTHESIS”或“IMPLEMENTATION”选项卡。

FPGA设计时常用的开发工具FPGA设计时常用的开发工具FPGA开发工具包括软件工具和硬件工具两种。

其中硬件工具主要是FPGA厂商或第三方厂商开发的FPGA开发板及其下载线，另外还包括示波器、逻辑分析仪等板级的调试仪器。

在软件方面，针对FPGA 设计的各个阶段，FPGA厂商和EDA软件公司提供了很多优秀的EDA 工具。

如何充分利用各种工具的特点，如何进行多种EDA工具的协同设计，对FPGA的开发非常重要。

充分利用各种EDA工具的优点，能够提高系统性能和开发效率。

FPGA开发可能使用的软件工具如下：FPGA技术与应用专题xilinx１）ISE 集成开发环境，硬件设计工具２）EDK 嵌入式系统开发工具，硬件到软件设计的整个嵌入式系统设计３）System Generator 数字信号处理开发软件，利用Simulink建模和仿真环境来实现FPGA设计４）ChipScope 嵌入式逻辑分析仪用于在上板测试过程中采集并观察芯片内部信号，以便于调试Altera１）Quartus II 集成环境开发，可以完成从设计输入到硬件配置的完整PLD设计流程２）SOPC Builder 嵌入式系统开发工具，是一个建立、开发、维护系统的平台３）MAX+PLUS II 开发工具，供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程４）DSP Builder 数字信号处理开发软件，系统级设计工具的算法开发、仿真和验证功能与VHDL综合、仿真和Altera开发工具整合５）Signaltap II 嵌入式逻辑分析仪，功能强大且极具实用性的FPGA片上debug工具软件Lattice１）Isplever 集成开发环境；提供设计输入、HDL综合、验证、器件适配、布局布线、编程和在系统设计调试２）ispLEVER Starter Lattice公司的免费PLD开发软件,支持600个宏单元以下的Lattice芯片的设计Actel１）Libero IDE 集成开发环境，拥有设计分析和时序收敛的崭新功能，并同时实现更高性能２）Mentor Graphics MODELsim 仿真软件，是单内核支持VHDL和Verilog混合仿真的仿真器Aldec１）ActiveHDL 一套不错的VHDL/VerilogHDL仿真软件仿真软件Synplicity /test/apply/FPGAsjscydkfgj_55782.html。

ise管脚约束设置参数详解以ISE管脚约束设置参数详解概述ISE（Integrated Software Environment）是Xilinx公司开发的一款用于设计和实现FPGA（Field-Programmable Gate Array）的软件工具。

在使用ISE进行FPGA设计时，管脚约束是非常重要的一部分，它用于指定FPGA芯片上的输入输出引脚的功能和连接关系，以确保设计的正确性和可靠性。

本文将详细介绍ISE管脚约束设置参数的相关知识。

1. 管脚约束的作用管脚约束是将设计的逻辑电路与FPGA芯片上的引脚进行连接的关键步骤。

通过正确设置管脚约束参数，可以确保逻辑电路与硬件之间的正确通信，同时还可以优化电路性能和资源利用率。

在ISE中，管脚约束的设置包括输入输出管脚的引脚类型、电平标准、时钟频率等多个方面。

2. 管脚约束的设置方法在ISE中，可以使用UCF（User Constraints File）文件或XDC （Xilinx Design Constraints）文件来进行管脚约束的设置。

UCF 文件是ISE早期版本使用的约束文件格式，而XDC文件是ISE 14.1及以后版本引入的新约束文件格式。

下面将分别介绍这两种约束文件的设置方法。

2.1 UCF文件的设置方法UCF文件是一种文本文件，可以使用任何文本编辑器进行编辑。

UCF文件中的每一行都对应着一个管脚的约束设置。

以下是UCF文件的一些常用约束参数及其设置方法：- NET：用于定义逻辑电路中的信号名称；- LOC：用于定义信号连接到FPGA芯片上的具体引脚位置；- IOSTANDARD：用于定义引脚的电平标准；- SLEW：用于定义引脚的输出斜率控制；- DRIVE：用于定义引脚的驱动能力；- PULLUP：用于定义引脚的上拉电阻；- PULLDOWN：用于定义引脚的下拉电阻。

通过在UCF文件中逐行设置这些约束参数，可以完成对管脚的约束设置。

ISE使用指南中ISE（Intelligent Software Engineering）是一种经验丰富的工具，用于支持软件开发过程中的各个阶段。

本指南将介绍ISE的基本概念和使用方法，以帮助用户充分利用该工具。

1.ISE的概述2.安装与配置3.项目管理ISE提供了一个强大的项目管理功能，可以帮助用户组织和管理各个项目。

用户可以创建新项目、导入现有项目或从版本控制系统中检出项目。

在项目管理面板中，用户可以查看项目的文件结构和依赖关系，并进行文件的增删改查等操作。

5.调试器ISE的调试器功能可以帮助用户定位和修复代码中的错误。

用户可以设置断点、单步执行代码、观察变量值和查看函数调用栈等。

调试器还支持远程调试功能，可以在远程计算机上调试代码。

6.版本控制7.自动化构建ISE支持自动化构建功能，可以帮助用户自动执行一系列的构建步骤，如编译、打包、发布和部署等。

用户可以通过配置文件或命令行参数来定义构建步骤，并将其添加到项目的构建脚本中。

8.单元测试ISE支持单元测试框架，如JUnit和PyTest等。

用户可以编写和运行单元测试用例，并查看测试结果和覆盖率报告。

ISE还提供了代码覆盖率分析功能，可以帮助用户评估测试用例的覆盖率。

9.效能分析ISE提供了效能分析工具，可以帮助用户评估代码的效率和性能。

用户可以收集和分析代码的运行时间、内存占用和CPU使用情况等。

ISE还提供了图形化界面和报表，以便用户更好地理解和优化代码的性能。

10.文档生成ISE支持自动化文档生成功能，可以帮助用户生成代码的文档和注释。

用户可以使用特定的注释标记来标识代码的文档化部分，然后使用ISE提供的工具生成文档。

ISE支持多种文档格式，如HTML、Markdown和PDF等。

总之，ISE是一款功能强大的工具，可以帮助开发人员提高软件开发的效率和质量。

本指南提供了对ISE的基本介绍和使用方法，希望能对用户的工作有所帮助。

具体的使用细节和高级功能可以参考ISE的官方文档和用户手册。

ise时钟约束写法
ISE (Integrated Software Environment) 是Xilinx公司的一款集成开发环境软件，用于FPGA设计。

在ISE中，时钟约束是指对时钟信号进行约束，以确保设计在时序上能够正确工作。

时钟约束的写法包括以下几个方面：
1. 周期约束，时钟的周期约束是指规定时钟信号的周期，以确保设计能够在指定的时钟周期内完成操作。

在ISE中，可以使用语法类似于“create_clock -period 10 [get_ports clk]”来指定时钟信号的周期为10个时钟周期。

2. 约束时钟延迟，除了周期约束外，还可以对时钟信号的延迟进行约束。

这可以通过语法类似于“set_clock_latency -max 2 [get_clocks clk]”来实现，其中“-max 2”表示最大延迟为2个时钟周期。

3. 时钟分配约束，在设计中可能存在多个时钟域，需要对时钟进行分配约束，以确保时序正确。

可以使用语法类似于
“create_clock -period 10 -name clk [get_ports clk]”来为特定时钟信号分配时钟域。

4. 时钟域约束，除了时钟分配约束外，还可以对时钟域进行约束，以确保时序正确。

可以使用语法类似于“derive_clocks -period 10 [get_pins {/clk}]”来为时钟域添加约束。

总之，在ISE中，时钟约束的写法需要遵循特定的语法规则，并且需要根据设计的实际情况进行合理的约束设置，以确保设计在时序上能够正确工作。

希望以上信息能够帮助你更好地理解时钟约束的写法。

FPGA设计开发软件ISE使用技巧之：增量式设计（Incremental Design）技巧6.6 增量式设计(Incremental Design)技巧本节将对ISE下增量式设计做一个全面的介绍。

作为一种现场可编程规律器件，其现场可重编程特性能够提高调试速度。

每次可以很便利地转变设计，重新举行综合、实现、布局布线，并对囫囵设计重新编程。

然而当设计算法比较复杂时，每一次综合、实现、布局布线需要花很长的时光。

即使仅仅转变设计中的一点，也会使综合编译的时光成倍增强。

而且更为棘手的是假如囫囵工程的运行频率很高，对时序的要求也很严格，这样重新布线往往会造成囫囵时序错乱。

运用增量式设计可以有效地解决这一问题。

一方面大大节省综合、布局布线的耗时，另一方面可以继承前一设计中已有的成绩，是一种比较常用的设计流程。

6.6.1 增量式设计的须要性增量式设计(Incremental Design)办法是一种能在小范围改动状况下节省综合、实现时光并继承以往设计成绩的设计手段。

作为一个流程，增量设计能够极大地减小布局布线时光，并且当对一个近似完整的设计作小的变动，可以保持囫囵系统的性能。

在增量设计中每一个规律分组在的FPGA里受到约束以使之只占有自己的空间。

在设计中，对当对其中之一的规律分组做改动时，一个增量设计流程可以确保未做改动的规律分组在举行综合输出时不变幻。

接着布线工具对改动了的规律分组重新举行布局布线，而未改动的规律分组则继续以前的布局布线结果，这使得囫囵设计的布局布线时光得以减少。

增量式设计对一处复杂的设计来说是十分须要的，主要是由于增量式设计有以下两个方面的优点。

1.减小综合、布局布线的耗时当仅对大型设计工程的局部举行改动时，增量设计流程仅仅改动的部第1页共7页。

ISE的使用说明ISE是集成电路设计中常用的一种工具，是一种综合软件环境，它用于设计目的，例如创建和测试电路设计的逻辑模型。

本文将详细介绍ISE 的使用说明，包括安装步骤、主要功能、常用操作和调试技巧。

一、安装步骤2.运行安装程序：双击安装程序启动安装流程，按照提示完成安装向导。

3.设置安装选项：在安装向导中，您可以选择安装目录、添加快捷方式和其他个性化设置。

4.完成安装：等待安装程序完成所有必要文件的复制和配置，安装完成后重启计算机。

二、主要功能1.逻辑设计：ISE提供了丰富的逻辑设计工具，包括原理图设计、硬件描述语言编写和逻辑优化等功能。

用户可以通过拖放元件、连接线和逻辑门，创建电路的逻辑模型。

2.约束设置：ISE允许用户定义各种约束条件，如时钟频率、延迟限制和电气规范等。

这些约束条件对于确保设计的正确性和性能至关重要。

3.仿真和验证：ISE提供了强大的仿真和验证工具，以验证设计的功能和时序正确性。

用户可以模拟不同输入情况下的电路行为，并通过波形查看器等工具进行调试和分析。

4.综合和布局布线：ISE可以将逻辑设计综合为电路网表，并根据指定的目标器件和约束条件进行布局布线。

综合和布局布线的结果直接影响电路的性能和可靠性。

6.文档生成：ISE可以根据设计规范和用户的需求，自动生成各种设计文档，如用户手册、接口定义和设计报告等。

这些文档对于设计团队的交流和项目管理非常重要。

三、常用操作2.添加文件：在工程中，用户可以添加设计文件、约束文件和仿真文件等。

这些文件描述了电路的结构、约束条件和仿真模型，是设计的基础。

3.进行综合和优化：在添加文件后，用户需要对设计进行综合和优化，以便生成电路网表。

综合和优化的操作可以通过综合工具和约束文件完成。

4.进行布局布线：综合完成后，用户需要对设计进行布局布线，以生成具体的物理布局。

布局布线的操作可以通过布局布线工具和约束文件完成。

5.进行仿真和验证：在布局布线完成后，用户可以使用ISE提供的仿真和验证工具，对设计进行功能和时序验证。

FPGA设计开发软件ISE使用技巧之：ISE软件的设计流程
6.3 ISE软件的设计流程
公司的ISE软件是一套用以开发Xilinx公司的&的集成开发软件，它提供应用户一个从设计输入到综合、布线、、下载的全套解决计划，并很便利地同其他工具接口。

其中，原理图输入用的是第三方软件ECS;状态图输入用的是
StateCAD;HDL综合可以用法Xilinx公司开发的XST、Synopsys公司开发的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;
测试激励可以是图形化的HDL Bencher，也可以由用户提供测试代码;
通过 XE(Xilinx Edition)或ModelSim SE举行仿真。

Xilinx为ModelSim预留了接口，可以挺直在ISE环境中打开，用法十分便利。

并且ModelSim支持综合前、后仿真，以准时序仿真，功能很强大。

除了上述软件以外，也可以用法其他公司的相关EDA软件产品。

本节将对ISE的软件设计流程做一个全面的介绍。

普通来说完整的ISE 软件设计流程包括：设计与输入、功能仿真、综合、综合后仿真、实现、布局布线后仿真与验证以及下载调试等主要步骤，6.6所示。

详细讲解如下。

1.设置工作环境
这一步并不是总是需要。

通常用在第一次用法ISE或需要对某些项目举行修改时，普通有以下几项需要设置：这些设置主要是在“Edit”/“Preferences”下完成的，6.7所示。

图6.6 ISE下FPGA设计流程图
第1页共5页。

FPGA设计开发软件ISE使用技巧之：ISE软件的安装与启动
6.2.1 ISE软件的安装
ISE的安装转变了license管理方式，在安装后并不需要任何license 支持，仅仅是在这安装过程式中输入ISE的注册序列号(Register ID)即可。

ISE 7.1i安装启动界面6.1所示。

图6.1 ISE 7.1i安装启动界面
安装ISE时只需要按照所选的版本是在PC机或工作站上，然后按照软件的提醒安装即可，这里不做具体讲述，只对安装的几个问题举行解释。

1.环境变量的设置
安装过程结束后，为了能正常用法ISE，还需要设置ISE的环境变量。

假设PC机上ISE的安装名目为C:\。

(1)假如操作系统是Windows 98，需要在austoexec.bat文件中加入：set Xilinx = c:\Xilinx //设置环境变量
set PATH = %Xilinx%\bin\nt //设置系统路径
(2)假如操作系统是Windows 2000，右键单击“我的电脑”，挑选“属性”/“高级”/“环境变量”选项，在环境变量中加入：
变量名：Xilinx
变量值：C:\Xilinx
6.2所示。

图6.2 Windows 2000环境变量配置
(3)假如操作系统是Windows NT，加入过程与Windows 2000相像。

右
第1页共3页。

FPGA设计开发软件ISE使用技巧之：编译与仿真设计工程6.5 编译与设计工程编写代码完成之后，一个很重要的工作就是验证代码功能的正确性，这就需要对代码举行编译与仿真。

编译主要是为了检查代码是否存在语法错误，仿真主要为了验证代码实现的功能是否正确。

编译和仿真设计工程在囫囵设计中占有很重要的地位。

由于代码功能不正确或代码的编写风格不好对后期的设计会有很大的影响，所以需要花无数时光在设计工程的仿真上。

在这一节中将通过一个详细的实例来介绍如何对编译工程代码以及如何用法ISE自带的仿真工具ISE Simulator举行仿真。

1.编译工程代码编译主要是为了检测代码是否存在语法错误。

在ISE下，源代码的编写是在HDL Editor下完成的，但在HDL Editor下没有特地用于编译代码的选项。

不过在HDL Editor下完成代码的编写后，单击“保存”按钮，HDL Editor就会自动对代码举行编译。

假如代码存在语法错误，就会在信息显示窗中显示出来，用户可以按照显示的提醒，查找语法错误并修改。

6.17所示为在输写代码时遗忘分号，保存后就会有提醒信息。

当不存在错误时，提醒信息就不会浮现“Warning”。

ISE下对于代码的编译功能并不是很强大，有无数错误是检测不出来的。

例如在编写代码时，写case语句时漏写了end case语句，在HDL Editor下是检查不出来的。

但这些错误在仿真或综合阶段是可以检测出来的，因此即使完成了编译没有错误，也一定要举行仿真，检查是否还存在其他的错误。

2.仿真设计工程这里以一个详细的实例来介绍ISE下自带的仿真工具ISE Simulator 的用法，代码参见本书实例代码。

该例程的主要功能是按照拨码开关第1页共7页。

基于ISE的FPGA开发流程黄晓林1、ISE软件的安装从xilinx官网下载该软件的ISE11.5（前提是已安装11.1版本），安装步骤如下列图示：图1.1选择组件，点击select all即可(已选好了安装路径)1.2点击Install开始安装2、基于ISE的开发流程2.1ISE的功能简介ISE的功能主要包括设计输入、综合、仿真、实现和下载，涵盖了FPGA开发的全过程，并可以很方便地与其他第三方EDA工具接口，比如Modelsim、Synplify Pro等。

这里主要以下代码为基础来展开FPGA开发流程的介绍。

2.2新建工程与代码输入2.2.1新建工程选择“File|New Project”选项，在弹出的对话框中输入工程名及其要保存的路径，如图所示。

图2.2.1新建工程示意图单击Next按钮进入下一页，选择所使用的芯片类型以及综合、仿真工具。

我们选用了Virtex6-2XC6VLX550T FF1760芯片,如图所示。

图 2.2.2新建工程的属性配置表2.2.2代码的输入在工程管理区的任意位置单击鼠标右键，在所弹出的菜单中选择“New Source”命令，如图所示选择和输入源文件类型和文件名。

图 2.2.3新建源代码对话框点击Next，进入模块端口定义对话框，如图所示。

其中的MSB是指信号的最高位，LSB是信号的最低位。

图2.2.4Verilog模块端口定义对话框定义了模块端口后，单击Next按钮进入下一步，单击Finish按钮完成创建。

ISE会自动创建一个Verilog模块的例子，并在源代码区打开，如下图所示图2.2.5ISE主界面及源代码2.3基于ISE的仿真在代码编写完成以后，需要测试平台来验证所设计的模块是否满足需求。

这里只介绍一种基于Verilog语言测试平台的方法。

在工程管理区的任意位置单击鼠标右键，在所弹出的菜单中选择“New Source”命令，然后选择“Verilog Test Fixture”类型，输入文件名“test_test”，在单击“Next”进入下一页。