燕山大学
EDA课程设计报告书
电子日历
姓名：王斌
班级：05级电子信息工程3班
学号：050104020064
日期：2007/11/05——2007/11/14
一、设计题目：电子日历
二、设计要求:
1.能显示年,月,日,星期;
2.例如: 01.11.08. 6,星期日显示8;
3.年月日,星期可调;
4.不考虑闰年
三．设计思路：
为实现本电路得功能，采取模块电路设计方法，本电路系统主要包括以下三三大模块：.
1: 电子日历记数模块
2: 中间控制模块
3: 译码器显示模块
由于不同的月份，决定了不同的天数，因此须设计反馈电路,协调月日的关系,通过不同的月选择相应的天数：比如二月二十八天,十二月三十一天,……..这是利用真值表列出逻辑表达式，从而画出电路图如图1：
仿真图如下：
四、设计过程:
一、电子日历记数模块
1、实现星期计时：
为实现星期计时模块，计到星期日时，显示“8”，采用一般的计数器难以实现，
即可通过四个jk触发器设计而成。其电路图如下：
仿真图如下：
2、实现天数计时：
由于不同的月份，决定了不同的天数，因此须设计三个独立完成计数的计数器电路,如日计数器周期性的（28，30或31）向月计数器进位调月日的关系，即通过三个选择端（c28,c30,c31），同一时刻只能有一个有效，由其中的任一个有效端来控制相应日计数器。其电路原理图
3、实现月份及年份计时：
由用两个74160采用整体同步置数分别构成100进制和12进制计数器，分别完成年，月的计数功能。然后将两者依次异步连接，每隔12个月，月计数器向年计数器进一位，从而实现年月的周期性计数。
月份计数器电路原理图如下：
年份计数器电路图如下：
仿真图如下：
二、中间控制模块
时钟脉冲经cp输入端引入，控制端有：K,Kweek,Kday,Kmonth,Kyear1,Kyear2当接入电源时，须按K按钮进行调整到某一时间即正常计时。按下K时，同时按其它的任一控制端，即可完成对相应的控制及调整。
电路原理图如下：
部分仿真图如下：
三、译码器显示模块
完成内部模块设计之后，需要显示出来，即用扫描电路将星期，年、月、日在显示管上显示出来。扫描电路由74160构成的八进制计数器，四个八选一数据选择
器74151及7449构成，如图四所
整个电路图如下：
当接入电源时，须按clan 按钮一次使月份为1时，可计时及完成相关控制调整功能。
。
收获与体会
a)实验收获
我在理论的基础上进行了实践，对数字电子技术基础有了更深层的认识与理解，通过实践深入了解了门电路，组合逻辑电路，时序逻辑电路的使用，学会了一些在课本中所涉及不到的一些知识，学会了用基本电路实现中小规模的集成电路等知识。并且学习到了一些平时领悟不到的道理。懂得了遇到问题不应该被其吓倒而应该积极努力的去面对，其实他并没有我们想象当中的那么难。只要肯去面对一定可以做得好。即使做不好也会有许多收获。积极的态度对我们的学习和生活都有很大的作用。
b)体会与心得
在这两周的
EDA课程设计中，我深深地体会到动手实践的重要。作为理工科学生，只学会课本上的一些最基本的理论知识是远远不够的，而真正的掌握是需要亲自动手实践的。只有手脑并用才能充分地灵活地掌握和运用知识。课程设计开始的时候我感到很茫然什么也不会，不知道如何入手，后来通过看课本和一些参考书渐渐的明白了一些原理，到最后做完题目的时候发现原来题目并没有我们想象得那么难，只要肯用心我们完全有能力做好的。通过这次课程设计我加强了信心，感到其实有很多是我们完全有能力做好的，关键是我们要对自己有信心，要对所做的事情有兴趣，多看书肯用心就能学好。这种思想也可以用到今后的学习和生活中去。最后感谢老师这些日子对我的帮助。
燕山大学 EDA课程设计报告书 电子日历 姓名：王斌 班级：05级电子信息工程3班 学号：050104020064 日期：2007/11/05——2007/11/14 一、设计题目：电子日历 二、设计要求:
1.能显示年,月,日,星期; 2.例如: 01.11.08. 6,星期日显示8; 3.年月日,星期可调; 4.不考虑闰年 三．设计思路： 为实现本电路得功能，采取模块电路设计方法，本电路系统主要包括以下三三大模块：. 1: 电子日历记数模块 2: 中间控制模块 3: 译码器显示模块 由于不同的月份，决定了不同的天数，因此须设计反馈电路,协调月日的关系,通过不同的月选择相应的天数：比如二月二十八天,十二月三十一天,……..这是利用真值表列出逻辑表达式，从而画出电路图如图1： 仿真图如下： 四、设计过程: 一、电子日历记数模块 1、实现星期计时： 为实现星期计时模块，计到星期日时，显示“8”，采用一般的计数器难以实现，
即可通过四个jk触发器设计而成。其电路图如下： 仿真图如下： 2、实现天数计时： 由于不同的月份，决定了不同的天数，因此须设计三个独立完成计数的计数器电路,如日计数器周期性的（28，30或31）向月计数器进位调月日的关系，即通过三个选择端（c28,c30,c31），同一时刻只能有一个有效，由其中的任一个有效端来控制相应日计数器。其电路原理图
3、实现月份及年份计时： 由用两个74160采用整体同步置数分别构成100进制和12进制计数器，分别完成年，月的计数功能。然后将两者依次异步连接，每隔12个月，月计数器向年计数器进一位，从而实现年月的周期性计数。 月份计数器电路原理图如下： 年份计数器电路图如下：
湖北大学物电学院EDA课程设计报告（论文） 题目：多功能数字钟设计 专业班级: 14微电子科学与工程 姓名：黄山 时间：2016年12月20日 指导教师：万美琳卢仕 完成日期：2015年12月20日
多功能数字钟设计任务书 1．设计目的与要求 了解多功能数字钟的工作原理，加深利用EDA技术实现数字系统的理解 2．设计内容 1，能正常走时，时分秒各占2个数码管，时分秒之间用小时个位和分钟个位所在数码管的小数点隔开； 2，能用按键调时调分； 3，能整点报时，到达整点时，蜂鸣器响一秒； 4，拓展功能：秒表，闹钟，闹钟可调 3．编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。 4．答辩 在规定时间内，完成叙述并回答问题。
目录（四号仿宋_GB2312加粗居中） （空一行） 1 引言 (1) 2 总体设计方案 (1) 2.1 设计思路 (1) 2.2总体设计框图 (2) 3设计原理分析 (3) 3.1分频器 (4) 3.2计时器和时间调节 (4) 3.3秒表模块 (5) 3.4状态机模块 (6) 3.5数码管显示模块 (7) 3.6顶层模块 (8) 3.7管脚绑定和顶层原理图 (9) 4 总结与体会 (11)
多功能电子表 摘要:本EDA课程主要利用QuartusII软件Verilog语言的基本运用设计一个多功能数字钟，进行试验设计和软件仿真调试，分别实现时分秒计时，闹钟闹铃，时分手动较时，时分秒清零，时间保持和整点报时等多种基本功能 关键词:Verilog语言，多功能数字钟，数码管显示； 1 引言 QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程，解决了传统硬件电路连线麻烦，出错率高且不易修改，很难控制成本的缺点。利用软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然 2 总体设计方案 2.1 设计思路 根据系统设计的要求，系统设计采用自顶层向下的设计方法，由时钟分频部分，计时部分，按键调时部分，数码管显示部分，蜂鸣器四部分组成。这些模块在顶层原理图中相互连接作用 3 设计原理分析 3.1 分频器 分频模块：将20Mhz晶振分频为1hz，100hz,1000hz分别用于计数模块，秒表模块，状态机模块 module oclk(CLK,oclk,rst,clk_10,clk_100); input CLK,rst; output oclk,clk_10,clk_100;
目录 1.题目设计要求 (1) 2.开发平台简介 (1) 3.系统硬件设计 (2) 3.1设计原理 (2) 3.2器件的功能与作用 (2) 3.2.1 MCS51单片机AT89C51 (2) 3.2.2复位电路 (3) 3.2.3晶振电路 (4) 3.2.4 DS1302时钟模块 (4) 3.2.5 引脚功能及结构 (4) 3.2.6 DS1302的控制字节 (5) 3.2.7 数据输入输出(I/O) (5) 3.2.8 DS1302的寄存器 (6) 3.2.9 液晶显示LCD1602 (6) 3.2.10 串行时钟日历片DS1302 (8) 4.系统软件设计 (10) 4.1程序流程 (10) 4.2程序代码 (10) 5.系统仿真调试 (20) 5.1仿真原理图设计 (20) 5.2仿真运行过程 (21) 5.3仿真运行结果 (21) 6.总结 (21) 7.参考文献 (22)
1.题目设计要求 通过串行日历时钟芯片DS1302生成当前日期和是时间，通过IO口传输到AT89c52芯片中，然后再将AT89c52接收到的数据输出到LCD上。要求LCD上显示的日期和时间与当前系统时间保持一致。 2.开发平台简介 2.1系统仿真平台Proteus Proteus软件是由英国Labcenter Electronics公司开发的EDA工具软件，已有近20年的历史，在全球得到了广泛应用。Proteus软件的功能强大，它集电路设计、制版及仿真等多种功能于一身，不仅能够对电工、电子技术学科涉及的电路进行设计，还能够对微处理器进行设计和仿真，并且功能齐全，界面多彩。和我们手头其他的电路设计仿真软件，他最大的不同即它的功能不是单一的。另外，它独特的单片机仿真功能是任何其他仿真软件都不具备的。 2.2软件开发平台Keil C Keil C51是美国Keil Software公司出品的51系列兼容单片机C语言软件开发系统，与汇编相比，C语言在功能上、结构性、可读性、可维护性上有明显的优势，因而易学易用。Keil提供了包括C编译器、宏汇编、连接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案，通过一个集成开发环境（uVision）将这些部分组合在一起。Keil C51生成的目标代码效率之高，多数语句生成的汇编代码很紧凑，容易理解。在开发大型软件时更能体现高级语言的优势。
EDA综合课程设计-数字时钟设计 一、题目要求 1、功能 1）具有时、分、秒计数显示功能，以24小时循环计时。 2）时钟计数显示时有LED灯的花样显示。 3）具有调节小时、分钟、秒及清零的功能。 4）具有整点报时功能。 2、总体方框图 3、性能指标及功能设计 1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 5）LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号。
根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟均是采用6进制和10进制的组合。 数字时钟系统顶层原理图
多功能数字时钟的课程设计报告 1、本设计可以实现的功能 1）具有时、分、秒计数显示功能，以24小时循环计时。 2）时钟计数显示时有LED灯的花样显示。 3）具有调节小时、分钟及清零的功能。 4）具有整点报时功能。 2、初步设计的总体方框图 3、性能指标及功能设计 1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的K1-K7进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。
Java日历记事本课程设计报告 在设计日历记事本时，需要编写6个JAVA源文件：、、、、和 效果图如下 . CalendarWindow类 import .*; import .*; import .*; import .*; public class CalendarWindow extends JFrame implements ActionListener,MouseListener,FocusListener{ int year,month,day; CalendarMessage calendarMessage; CalendarPad calendarPad; NotePad notePad;
JTextField showYear,showMonth; JTextField[] showDay; CalendarImage calendarImage; String picturename; Clock clock; JButton nextYear,previousYear,nextMonth,previousMonth; JButton saveDailyRecord,deleteDailyRecord,readDailyRecord; JButton getPicture; File dir; Color backColor= ; public CalendarWindow(){ dir=new File("./dailyRecord"); (); showDay=new JTextField[42]; for(int i=0;i<;i++){ showDay[i]=new JTextField(); showDay[i].setBackground(backColor); showDay[i].setLayout(new GridLayout(3,3)); showDay[i].addMouseListener(this); showDay[i].addFocusListener(this); } calendarMessage=new CalendarMessage(); calendarPad=new CalendarPad(); notePad=new NotePad(); Calendar calendar=(); (new Date()); year=; month=+1; day=; (year); (month); (day); (calendarMessage); (showDay); (year,month,day); (); doMark(); calendarImage=new CalendarImage(); (new File("")); clock=new Clock(); JSplitPane splitV1=new JSplitPane,calendarPad,calendarImage); JSplitPane splitV2=new JSplitPane,notePad,clock); JSplitPane splitH=new JSplitPane,splitV1,splitV2);
哈尔滨工业大学(威海) 电子学课程设计报告带有整点报时的数字钟设计与制作 姓名: 蒋栋栋 班级: 0802503 学号: 080250331 指导教师: 井岩
目录 一、课程设计的性质、目的和任务 (3) 二、课程设计基本要求 (3) 三、设计课题要求 (3) 四、课程设计所需要仪器 (4) 五、设计步骤 (4) 1、整体设计框图 (4) 2、各个模块的设计与仿真 (4) 2.1分频模块 (4) 2.2计数器模块 (6) 2.3控制模块 (10) 2.4数码管分配 (13) 2.5显示模块 (14) 2.6报时模块 (16) 六、调试中遇到的问题及解决的方法 (18) 七、心得体会 (18)
一、课程设计的性质、目的和任务 创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。 通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。 二、课程设计基本要求 掌握现代大规模集成数字逻辑电路的应用设计方法，进一步掌握电子仪器的正确使用方法，以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。 三、设计课题要求 （1）构造一个24小时制的数字钟。要求能显示时、分、秒。 （2）要求时、分、秒能各自独立的进行调整。 （3）能利用喇叭作整点报时。从59分50秒时开始报时，每隔一秒报时一秒，到达00分00秒时，整点报时。整点报时声的频率应与其它的报时声频有明显区别。 #设计提示（仅供参考）： （1）对频率输入的考虑 数字钟内所需的时钟频率有：基准时钟应为周期一秒的标准信号。报时频率可选用1KHz和2KHz左右(两种频率相差八度音，即频率相差一倍)。另外，为防止按键反跳、抖动，微动开关输入应采用寄存器输入形式，其时钟应为几十赫兹。 （2）计时部分计数器设计的考虑 分、秒计数器均为模60计数器。 小时计数为模24计数器，同理可建一个24进制计数器的模块。 （3）校时设计的考虑 数字钟校准有3个控制键：时校准、分校准和秒校准。 微动开关不工作，计数器正常工作。按下微动开关后，计数器以8Hz频率连续计数(若只按一下，则计数器增加一位)，可调用元件库中的逻辑门建一个控制按键的模块，即建立开关去抖动电路(见书70页)。 （4）报时设计的考虑
课程设计说明书（论文） 课程名称：课程设计1 设计题目：数字日历钟表的设计 院系： 班级： 设计者： 学号： 设计时间：2013-6-19
哈尔滨工业大学 哈尔滨工业大学课程设计任务书 姓名：院（系）： 专业：班号： 任务起至日期：2013 年 5 月日至2013 年 6 月19 日 课程设计题目：数字日历钟的设计 已知技术参数和设计要求： 1．数码管显示：秒、分、时（可同时显示，也可轮换显示） 2．能够设置时间，“设置按键”数量不限，以简单合理易用为好。 3．误差：1 秒／天（报告中要论述分析是否满足要求） 扩展（优秀必作） 1．设置校准键：当数字钟显示在“整点±30 秒”范围时，按动“校准键”，数字钟即刻被调整到整点，消除了±30 秒的误差。 2．加上“星期”显示（可以预置），并可以对其进行设置。 其他要求： 1．按动员老师的要求、课程设计报告规范进行设计 2．不允许使用时数字钟表、日历专用IC 电路。 3．可以使用通用器件：模拟、数字、单片机、EPLD、模块电路等。 4．设计方法不限。
工作量： 1. 查找资料 2. 设计论证方案 3. 具体各个电路选择、元器件选择和数值计算 4. 具体说明各部分电路图的工作原理 5. 绘制电路原理图 6. 绘制印刷电路图 7. 元器件列表 8. 编写调试操作 9. 打印论文 工作计划安排： 1. 查阅资料： 2. 方案论证 3. 设计、分析、计算、模拟调试、仿真、设计原理 4. 撰写报告：课程设计要求、方案论证、原理论述（原理框图、原理图）、分析、计算、仿真， PCB 图的设计，误差分析、总结，参考文献等 5. 上交课程设计论文2013-6-19 同组设计者及分工：
f p g a数字钟课程设计报告 Prepared on 24 November 2020
课程设计报告 设计题目：基于FPGA的数字钟设计 班级：电子信息工程1301 姓名：王一丁 指导教师：李世平 设计时间：2016年1月 摘要 EDA（Electronic Design Automation）电子设计自动化，是以大规模可编程器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，通过相关的软件，自动完成软件方式设计得电子系统到硬件系统，最终形成集成电子系统或专用集成芯片。本次课程设计利用Quartus II 为设计软件，VHDL为硬件描述语言，结合所学知识设计一个多功能时钟，具有显示年、月、日、时、分、秒显示，计时，整点报时，设定时间等功能。利用硬件描述语言VHDL 对设计系统的各个子模块进行逻辑描述，采用模块化的思想完成顶层模块的设计，通过软件编译、逻辑化简、逻辑综合优化、逻辑仿真、最终完成本次课程设计的任务。 关键词：EDA VHDL语言数字钟 目录 摘要 1 课程设计目的 2 课程设计内容及要求
设计任务 设计要求 3 VHDL程序设计 方案论证 系统结构框图 设计思路与方法 状态控制模块 时分秒模块 年月日模块 显示模块 扬声器与闹钟模块 RTL整体电路 4 系统仿真与分析 5 课程设计总结，包括.收获、体会和建议 6 参考文献 1 课程设计目的 (1)通过设计数字钟熟练掌握EDA软件(QUARTUS II)的使用方法，熟练进行设计、编译，为以后实际工程问题打下设计基础。 (2)熟悉VHDL 硬件描述语言，提升分析、寻找和排除电子设计中常见故障的能力。 (3)通过课程设计，锻炼书写有理论根据的、实事求是的、文理通顺的课程设计报告。
烟台南山学院单片机课程设计题目电子万年历 姓名： 所在学院：烟台南山学院 所学专业：自动化 班级： 学号： 指导教师： 完成时间：
摘要 单片机作为当今领域应用广泛的电子器件，以其极高的性能价格比，受到人们的重视和关注，应用很广、发展很快。单片机体积小、重量轻、抗干扰能力强、环境要求不高、价格低廉、可靠性高、灵活性好、开发较为容易。由于具有上述优点，在我国，单片机已广泛地应用在工业自动化控制、自动检测、智能仪器仪表、家用电器、电力电子、机电一体化设备等各个方面，而51单片机是各单片机中最为典型和最有代表性的一种。以AT89C51芯片为核心，辅以必要的电路，设计了一个简易的电子时钟，它由5V直流电源供电，通过数码管能够准确显示时间，日期，调整时间，日期，从而到达学习、设计、开发软、硬件的能力。 时钟电路在计算机系统中起着非常重要的作用，是保证系统正常工作的基础。在一个单片机应用系统中，时钟有两方面的含义：一是指为保障系统正常工作的基准振荡定时信号，主要由晶振和外围电路组成，晶振频率的大小决定了单片机系统工作的快慢；二是指系统的标准定时时钟，即定时时间，它通常有两种实现方法：一是用软件实现，即用单片机内部的可编程定时/计数器来实现，但误差很大，主要用在对时间精度要求不高的场合；二是用专门的时钟芯片实现，在对时间精度要求很高的情况下，通常采用这种方法，典型的时钟芯片有：DS1302，DS12887，X1203等都可以满足高精度的要求。本设计由单片机AT89C51芯片和LED数码管为核心，运用DS1302时钟芯片，辅以必要的电路，构成了一个单片机电子时钟。
1 绪论 (1) 2 总体方案设计与论证 (2) 2.1数字时钟方案 (2) 2.2显示方案 (3) 3 硬件系统的方案设计 (4) 3.1 系统框图 (4) 3.2 单片机的选择 (4) 3.3 时钟电路DS1302 (7) 3.4 时钟电路及复位电路 (9) 3.5 驱动电路 (9) 3.6 显示电路 (10) 3.7 按键接口 (11) 4 软件系统设计 (12) 4.1 时间信息获取程序 (12) 4.2 显示程序 (12) 5 系统调试 (13) 5.1 系统调试 (13) 5.2 时钟显示 (13) 5.3 DS1302的调试 (13) 5.4 按键电路调试 (13) 6 总结 (14) 参考文献 (15) 附录：系统程序 (16)
EDA技术课程设计 多功能数字钟 学院：城市学院 专业、班级： 姓名： 指导老师： 20XX年12月
目录 1、设计任务与要求 (2) 2、总体框图 (2) 3、选择器件 (2) 4、功能模块 (3) （1）时钟记数模块 (3) （2）整点报时驱动信号产生模块 (6) （3）八段共阴扫描数码管的片选驱动信号输出模块 (7) （4）驱动八段字形译码输出模块 (8) （5）高3位数和低4位数并置输出模块 (9) 5、总体设计电路图 (10) （1）仿真图 (10) （2）电路图 (10) 6、设计心得体会 (11)
一、设计任务与要求 1、具有时、分、秒记数显示功能，以24小时循环计时。 2、要求数字钟具有清零、调节小时、分钟功能。 3、具有整点报时，整点报时的同时输出喇叭有音乐响起。 二、总体框图 多功能数字钟总体框图如下图所示。它由时钟记数模块（包括hour、minute、second 三个小模块）、驱动8位八段共阴扫描数码管的片选驱动信号输出模块（seltime）、驱动八段字形译码输出模块（deled）、整点报时驱动信号产生模块（alart）。 系统总体框图 三、选择器件 网络线若干、共阴八段数码管4个、蜂鸣器、hour(24进制记数器)、minute(60进制记数器)、second(60进制记数器)、alert(整点报时驱动信号产生模块)、 seltime(驱动4位八段共阴扫描数码管的片选 驱动信号输出模块)、deled(驱动八段字形译 码输出模块)。
四、功能模块 多功能数字钟中的时钟记数模块、驱动8位八段共阴扫描数码管的片选驱动信号输出模块、驱动八段字形译码输出模块、整点报时驱动信号产生模块。 (1) 时钟记数模块： <1.1>该模块的功能是：在时钟信号（CLK）的作用下可以生成波形；在清零信号（RESET）作用下，即可清零。 VHDL程序如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity hour24 is port( clk: in std_logic; reset:instd_logic; qh:BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0); ql:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0)); end hour24; architecture behav of hour24 is begin process(reset,clk) begin if reset='1' then qh<="000"; ql<="0000"; elsif(clk'event and clk='1') then if (qh<2) then if (ql=9) then ql<="0000"; qh<=qh + 1; else ql<=ql+1; end if; else if (ql=3) then ql<="0000"; qh<="000"; else ql<=ql+1; end if; end if; end if; end process; end behav; 仿真波形如下：
EDA技术及应用课程设计说明书 2013 届电子信息工程专业班级 题目数字时钟 学号 姓名 指导教师 二О一五年月日
一、基本原理 一个完整的时钟应由三部分组成：秒脉冲发生电路、计数显示部分和时钟调整部分。 秒脉冲发生电路原理：一个时钟的准确与否主要取决于秒脉冲的精确度。为了保证计时准确我们对系统时钟48MHz进行了48000000分频，从而得到1Hz的秒脉冲。 计数显示部分原理：显示部分是用数码管LED实现的，这里使用的是共阳极的数码管如图所示8个数码管，其中左边两个数码管用来显示时的个位和十位、中间的显示分的个位和十位、最右边两个显示分的个位和十位。 时钟调整部分原理：校时电路里定义key[0]、key[1]和k2、k3分别用于控制时钟的计时开始、清零和调整功能中的时的加1、分的加1处理，从而完成对现在的时间调整。本实验电路校时电路在此完成了暂停、清零、时调整和分调整。
二、硬件设计 芯片图： 图1 数字时钟原理图 程序的调试工作都是在电脑上完成的，通过程序的输入、原理图的建立、管脚分配、编译、仿真、再下载到芯片进行运行。
电路中采用共阳极连接的七段数码管，通过程序的控制扫描驱动来显示时钟的时-分-秒。
程序中的按键设定为K1暂停、K2清零、K3调时、K4调分元件清单： 三、数字时钟的Verilog实现 管脚的分配： 程序： module clock(clk,s1,,s2,key,dig,seg); //模块名clock input clk,s1,s2; //输入时钟 input[1:0]key; //输入按键 output[7:0]dig; //数码管选择输出引脚
《面向对象程序设计》课程设计报告 题目：电子日历记事本的设计 院（系）：信息科学与工程学院 专业班级：计算机科学与技术1201班 学生姓名：程伟 学号： 20121183011 指导教师：吴奕 20 14 年 12 月 29 日至20 15 年 1 月 9 日 华中科技大学武昌分校制 面向对象程序设计课程设计任务书
目录 1需求与总体设计 1 1.1需求分析 1 1.2总体设计思路 1 1.2.1功能图 1 1.2.2类图 2 2详细设计 (3) 2.1 CalendarPad类说明 3 2.2 Year类说明 3 2.3 Month 类模块 4 2.4 NotePad类说明 4 3编码实现 6 3.1 CalendarPad模块 6
3.2 Year模块 11 3.3 Month 模块 14 3.4 NotePad模块 16 4系统运行与测试 23 4.1程序主界面 23 4.2日志查看——无日志 23 4.3建立日志 24 4.4日志查看——有日志 24 4.5删除日志 26 总结 27 1需求与总体设计 1.1需求分析 根据题目要求，将日历与记事本功能相结合，实现对某日期的事件进行记录的功能，设计出简洁方便美观的GUI界面。 将本程序主界面可以分为四个部分：日历日期信息展示、年份、月份、记事本内容、记事本下方的时钟，用四个类来实现其“日历”和“记事本”这两大功能。通过主类CalendarPad创建动日历记事本软件的主界面，且该类中含有main
方法，程序从该类开始执行。再用余下的year、mouth、NotePad类来显示并改变日期和实现记事本的功能。 1.2总体设计思路 1. 可以编辑日历的日期 2. 可以判断当前日期是否存在日志记录 3. 对有日志记录的日期,可以对该日期的日志记录进行修改和删除 4. 对没有日志记录的日期,可以创建并保存新建的日志记录 5. 对保存的日志加密，查看时得输入密码 1.2.1功能图
数字电路综合设计报告 电子日历 一、 设计要求 1．能显示年、月、日，星期； 2．年月日，星期可调； 3．不考虑闰年。 二、 题目分析 题目可概括如下：通过一个时钟信号计时，电路需要按照历法规则准确计数，并将年月日星期显示出来，此外还要求可以人工调整日期。为了实现功能，主要需搭设出一个可靠的时钟信号发生器，用于计数的计数模块，用于显示计数结果的模块。 三、 设计过程 A. 设计思路 此设计主要分为三个模块：时钟信号发生模块、时分秒计数模块、年月日计数模块。其中，时钟信号发生模块通过晶振发生一定频率的时钟信号，再通过分频，将晶振发出的信号分频成1hz 的秒脉冲信号，最后将秒脉冲信号送入。时分秒计数模块。时分秒计数模块在秒脉冲信号的控制下按规则计数，在满24小时时进位，并将进位信号送入年月日计数模块。年月日模块在时分秒模块进位信号的控制下计数，每收到一个进位信号就加一，并把每一时刻的计数结果通过数码管显示出来。各模块的关系如图一所示： B. 各 框 架 设 计 a) 时钟信号发生模块 此模块采用晶振电路产生时钟信号，再通过390、161以及D 触发器分频最后得到频率为1Hz 的秒脉冲输出信号。 基本框架如下：
仿真电路如下： b) 时分秒计数模块 在此模块中，利用390、 161构成两个六十进制和一个二十四进制计数器，分别对应秒、分、时。在时钟信号发生模块的输出信号控制下进行逐级计数， 最后将二十四进制计数器的进位信号作为输出信号。 基本框架如下：
c)年月日计数模块 此模块中利用一块161、160，分别构成七进制，二十八进制、三十进制、三十一进制、十二进制、100进制计数器。为了实现大小月功能，使用了151数据选择器，将不同触发条件作为输入数据，将12进制的触发信号作为地址输入，因此可根据“月” 的状态选择“日”的清零触发条件。为了实现年月日星期设置功能，采用四个单刀双掷开关，一边连时钟模块，一边连接按键式单脉冲。当需要设置时，将开关拨去按键式单脉冲那端，利用脉冲手动调节。 基本框架如下：
EDA课程设计报告（电子钟VHDL 设计） 作者：dang168 时间：2008-10-05 E D A课程设计报告 -----电子钟VHDL 设计 一设计要求 设计一个电子钟，要求可以显示时、分、秒，用户可以设置时间. 二.实验目的 1. 掌握多位计数器相连的设计方法。 2. 掌握十六进制，二十四进制，六十进制计数器的设计方法。 3. 掌握CPLD技术的层次化设计方法。 4. 了解软件的元件管理含义以及模块元件之间的连接概念。 5. 掌握电子电路一般的设计方法，并了解电子产品的研制开发过程，基本掌握电子电路安装和调试的方法。 6. 培养独立分析问题，解决问题的能力。 三．硬件要求 1．8位8段扫描共阴极数码显示管。 2. 三个按键开关（清零，调小时，调分钟）。 四．设计原理 数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数
器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来 对“时”“分”“秒”显示数字进行校时调整的。 在同一ＣＰＬＤ芯片口集成如下电路模块： １．电子钟计数采用层次化设计，将设计任务分成若干个模块。规定每一模块的功能和各模块之间的接口。 （１）ｓｅｃｏｎｄ（秒） ６０进制ＢＣＤ码计数 （２）ｍｉｎｕｔｅ（分） ６０进制ＢＣＤ码计数 （３）ｈｏｕｒ （时） ２４进制ＢＣＤ码计数 （４）ｃｌｏｃｋ ｔｏｐ 顶层设计 同时整个计数器有清零，调时，调分功能。 ２．端口引脚名称 输入 ｃｌｋ，ｒｅｓｅｔ，ｓｅｔｍｉｎ，ｓｅｔｈｏｕｒ 输出 ｓｅｃｏｎｄ—ｄａｏｕｔ，ｍｉｎｕｔｅ－ｄａｏｕｔ，ｈｏｕｒ－ｄａｏｕｔ 五．设计原理图 逻辑功能图： 输入：CLK—时钟脉冲，RESET—复位信号，SETMIN—分加1信号，SETHOUR—秒加1信号 输出：SECOND_DAOUT—秒输出，MINUTE_DAOUT—分输出，
课程设计报告 课程名称：单片机课程设计 报告题目：智能电子日历 学生姓名： 所在学院：信息科学与工程学院专业班级： 学生学号： 指导教师： 2013 年12 月25 日
课程设计任务书
摘要 本设计是根据我们所学的单片机课程，按照大纲要求对我们进行的一次课程检验，是进行单片机课程训练的必要任务，也对我们掌握单片机应用有很大的帮助。单片机技术作为电子专业的基础课程之一，对我们将来的工作以与生活和学习都有很密切的联系；近年来随着电子技术和微机计算机的迅速发展，单片机的性能不断更新和提高，应用领域也不断扩大，已经在工业控制、尖端科技、智能仪器、汽车电子系统、办公自动化系统、通信产品等等领域有广泛的应用，成为现代电子系统中最重要的智能化核心器件。 关键词：单片机，电子技术，智能化
目录 一、概述 (5) 二、方案设计与论证 (5) 1．单片机芯片选择 (5) 2．时间计算模块 (5) 3．显示模块 (6) 三、单元电路设计 (6) 1．单片机最小系统电路 (7) 2．数码管电路 (8) 3．按键电路 (9) 四、程序设计 (10) 1．程序总体思路和分析 (10) 2．程序清单 (11) 五、结论与心得 (19) 六、参考文献 (20)
一、概述 本系统以STC89C52单片机为控制核心，通过单片机计时器模拟时间输出，并将时间通过数码管实时显示出来，通过相应的按键调整相应的数值和功能。所以本设计可以分为以下几个模块：显示模块、按键模块、定日输出模块。下面对各个模块进行逐一分析。 二、方案设计与论证 时间计算模块有两种方式，一种利用现成的时间计时芯片实时读取时间，然后显示；第二种是利用STC89C52单片机内部的定时/计数功能，实现时间的计算。 1．单片机芯片选择 方案一：采用89C52作为硬件核心 采用Flash ROM，内部具有4KB ROM存储空间，能于3V的超低压工作，而且与MCS-51系列单片机完全兼容，但是运用于电路设计中时由于不具备ISP在先编程技术，当在对电路进行调试时，由于程序的错误修改或对程序的新增功能需要烧入程序时，对芯片的多次拔插会对芯片造成一定的损坏。 方案二：采用AT89S52作为硬件核心 片内ROM全部采用Flash ROM；能以3V的超低压工作，同时也与MCS-51系列单片机完全该芯片内部存储器为8KB ROM 存储空间，同样具有89C51的功能，且具有在线编程可擦除技术，当在对电路进行调试时，由于程序的错误修改或对程序的新增功能需要烧入程序时，不需要对芯片多次拔插，所以不会对芯片造成一定的损坏。 所以选择采用AT89S52作为主控制系统。 2．时间计算模块 方案一：DS1302芯片 DS1302是美国DALLAS公司推出的一种高性能、低功耗的实时时钟芯片，附加31字节静态RAM，才用SPI三线接口与CPU进行通信，并可采用突发方式一次传送多个字节的时钟信号和RAM数据。实时时钟可提供秒、分、时、日、星期、月、年，一个月小于31天时可以自动调整，且具有闰年补偿功能。工作电压宽带2.5~5.5V。采用双电源供电，可以设置备用电源充电方式，提供了对后备电源进行涓流充电的能力。利用单片机的控制功能就可以实现实时计时的功能，而且消耗的系统资源少，程序简单。 方案二：单片机内部定时器/计数器 STC89C52单片机内部带有定时器/计数功能，此定时功能时通过对外部晶
课程设计报告 设计题目：用VHDL语言实现数字钟的设计 班级：电子1002班 学号：20102625 姓名：于晓 指导教师：李世平、李宁 设计时间：2012年12月
摘要 数字钟是一种用数字电路技术实现时、分、秒计时的钟表。本设计主要是实现数字钟的功能，程序用VHDL语言编写，整体采用TOP-TO-DOWN设计思路，具有基本的显示年月日时分秒和星期的功能，此外还有整点报时功能。该数字钟的实现程序分为顶层模块、年月模块、日模块、时分秒定时模块、数码管显示模块、分频模块、星期模块，此外还有一个库。该程序主要是用了元件例化的方法，此外还有进程等重要语句。 没有脉冲时，显示时分秒，set按钮产生第一个脉冲时，显示年月日，第2个脉冲到来时可预置年份，第3个脉冲到来时可预置月份，依次第4、5、6、7、8个脉冲到来时分别可预置日期、时、分、秒、星期，第 9个脉冲到来时设置星期后预置结束，正常工作，显示的是时分秒和星期。调整设置通过Up来控制，UP为高电平，upclk有脉冲到达时，预置位加1，否则减1。当整点到达时，报时器会鸣响，然后手动按键停止报时。 关键词：数字钟，VHDL，元件例化，数码管
1、课程设计目的 掌握利用可编程逻辑器件和EDA设计工具进行电子系统设计的方法 2、课程设计内容及要求 设计实现一个具有带预置数的数字钟，具有显示年月日时分秒的功能。用6个数码管显示时分秒，set按钮产生第一个脉冲时，显示切换年月日，第2个脉冲到来时可预置年份，第3个脉冲到来时可预置月份，依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒，第 8个脉冲到来后预置结束，正常工作，显示的是时分秒。Up为高电平时，upclk有脉冲到达时，预置位加1.否则减1，还可以在此基础上增加其它功能。 3、VHDL程序设计 3.1整体设计思路 本设计采用top-down 模式设计，分模块进行，各功能都使用元件例化方式设计，主要有LED显示模块、时分秒定时模块、日期模块、年月模块、分频模块、星期模块，此外还创建了一个程序包，用来实现年月日、时分秒的加减调整。主要运用了过程语句、元件例化语句、信号赋值语句、和顺序语句
课程设计-电子日历表
————————————————————————————————作者：————————————————————————————————日期：
数字电子技术课程设计 河南城建学院自动化专业 题目：电子日历表 姓名：郑文杰 学号：092411257 指导教师：周炎 时间：2013年6月24日~2013年6月27日
指导教师评语：成绩：
摘要 本设计是一个将“年”、“月”、“日”显示出来的电子日历。数字电路具有理解简单、可靠性高、成本低等优点。所以本设计就是以数字电路为核心的时间显示装置。主要由由脉冲源，计数电路，反馈电路，门电路和显示电路构成。 由于此次设计年、月、日均为循环计数，故采用计数器实现循环计数及进位，日计数器有四个不同进制的计数器组成，月计数器输出的脉冲经过门电路来控制各计数器的使能端使被选中的日计数器工作。其中二月份的天数比较特别，在平年和闰年中的天数不同，所以让年计数器的输出脉冲与二月份信号一起控制对二月份天数的选择。最后用七段式译码显示器显示出年、月、日。同时引进电子校对电路，使得显示结果出错率大大降低。 在这次设计中我和搭档首先分析了一下要完成本次设计需要哪些功能而完成这些功能的元件又是哪些，然后再通过查找资料设计出大概方案。在对整个模块进行分析和画出电路总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求、达到预期设计效果。 关键词：电子日历、计数器、循环 目录
1 概述 (5) 1.1 设计目的 (5) 1.2 设计要求 (5) 1.3 设计任务 (5) 1.4 设计原理 (5) 2 设计方案及其比较 (6) 2.1 方案比较 (6) 2.2 设计电路的总体结构 (6) 2.3 设计所用元件 (7) 3 各部分电路设计 (8) 2.1 日计数器 (8) 2.2 月计数器 (9) 2.3 年显示电路 (10) 2.4 反馈电路 (11) 4软件仿真整体电路 (12) 5课程设计体会 (13) 6参考文献 (14) 1 概述
EDA 课程设计报告书 课题名称 数字钟的设计 姓 名 王砾 学 号 0812201-37 院 系 物理与电信工程系 专 业 电子信息工程 指导教师 周来秀讲师 2011年 6月13日 ※※※※※※※※※ ※※ ※※ ※ ※ ※※※※※※※※※ 2008级学生 EDA 课程设计
一、设计任务及要求： 设计并制作一台能显示时、分、秒的数字钟。具体要求如下： 1)计时计数器用24进制计时器电路。 2)可手动校时，能清零及分别进行时、分、秒的校正。 3)可整点报时，扬声器发出时长为1s的信号。 4)可设置闹钟功能。当计时计到预定时间时，扬声器发出闹铃信号，可控制闹铃时长。 指导教师签名： 2011 年月日二、指导教师评语： 指导教师签名： 2011年月日三、成绩 验收盖章 2011年月日
数字钟的设计 王砾 （湖南城市学院物理与电信工程系电子信息工程专业，湖南益阳，41300） 1设计目的 1，熟练的运用数字系统的设计方法进行数字时钟设计 2，能进行较复杂的数字系统设计 3，按要求设计一个数字钟 2设计的主要内容和要求 a.计时计数器用24进制计时器电路。 b.可手动校时，能清零及分别进行时、分、秒的校正。 c.可整点报时，扬声器发出时长为1s的信号。 d.可设置闹钟功能。当计时计到预定时间时，扬声器发出闹铃信号，可控制闹 铃时长。 3 整体设计方案 基于VHDL语言，用Top_Down的思想进行设计，其中计数模块、闹铃模块、定时模块、显示模块为主要模块，选择模块为辅助模块。
en1 en2clr clk rco q1[3..0]q2[3..0]count_60 inst 选择模块 定时模块 显示模块 闹铃模块计数模块选择模块 数码显示管 4 硬件电路的设计 4.1如下分别为60与24进制模块的代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count_60 is port(en1,en2,clr,clk : in std_logic; rco : out std_logic; q1,q2 : out std_logic_vector(3 downto 0)); end count_60; architecture behav of count_60 is signal iq1,iq2 : std_logic_vector(3 downto 0); begin process(en1,en2,clr,clk) begin if(clr='1')then iq1<="0000"; iq2<="0000"; elsif(clk='1' and clk'event)then if(en1 or en2)='1'then if(iq2>=5)then