数字电路课程设计 电子日历

  • 格式:docx
  • 大小:244.36 KB
  • 文档页数:4

下载文档原格式

  / 4
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字电路综合设计报告

电子日历

一、 设计要求

1.能显示年、月、日,星期; 2.年月日,星期可调; 3.不考虑闰年。

二、 题目分析

题目可概括如下:通过一个时钟信号计时,电路需要按照历法规则准确计数,并将年月日星期显示出来,此外还要求可以人工调整日期。为了实现功能,主要需搭设出一个可靠的时钟信号发生器,用于计数的计数模块,用于显示计数结果的模块。

三、 设计过程 A. 设计思路

此设计主要分为三个模块:时钟信号发生模块、时分秒计数模块、年月日计数模块。其中,时钟信号发生模块通过晶振发生一定频率的时钟信号,再通过分频,将晶振发出的信号分频成1hz 的秒脉冲信号,最后将秒脉冲信号送入。时分秒计数模块。时分秒计数模块在秒脉冲信号的控制下按规则计数,在满24小时时进位,并将进位信号送入年月日计数模块。年月日模块在时分秒模块进位信号的控制下计数,每收到一个进位信号就加一,并把每一时刻的计数结果通过数码管显示出来。各模块的关系如图一所示:

B. 各框架设计

a) 时钟信号发生模块

此模块采用晶振电路产生时钟信号,再通过390、161以及D 触发器分频最后得到频率为1Hz 的秒脉冲输出信号。 基本框架如下:

仿真电路如下:

b) 时分秒计数模块

在此模块中,利用390、161构成两个六十进制和一个二十四进制计数器,分别对应秒、分、时。在时钟信号发生模块的输出信号控制下进行逐级计数,最后将二十四进制计数器的进位信号作为输出信号。 基本框架如下:

晶振电路分频电路

输出

时钟信号输入

计数器

进位信号输出

c)年月日计数模块

此模块中利用一块161、160,分别构成七进制,二十八进制、三十进制、三十一进制、十二进制、100进制计数器。为了实现大小月功能,使用了151数据选择器,将不同触发条件作为输入数据,将12进制的触发信号作为地址输入,因此可根据“月”的状态选择“日”的清零触发条件。为了实现年月日星期设置功能,采用四个单刀双掷开关,一边连时钟模块,一边连接按键式单脉冲。当需要设置时,将开关拨去按键式单脉冲那端,利用脉冲手动调节。

基本框架如下:

时钟模块

输出

星期计数器日计数

月计数

年计数

C.电路调试

调试过程中,问题主要出现在年月日计数模块:数码管工作不正常,

151选择清零不正常。经排查,原因是数码管及其译码器损坏,151的

线路连接出错,现已全部解决。

四、总结与展望

经过本次数电设计,加深了对计数器的认识,进一步熟悉了电路设计的

过程,希望在下一次设计中能看到进步的成果。