集成门电路功能测试(三态门)

现代数字电子技术基础实验
实验一 TTL 和 三态门电路参数测试
杭州电子科技大学
电工电子实验中心
一、实验所用器件型号及管脚排列
VCC
14
4A
13
4B
12 &O &O
4Y
11
3A
10
3B
9 &O &O
3Y
8
VCC
14
4E
13
4A
12
1
EN EN
4Y
11
3E
10
3A
9
1
EN EN
3Y
8
1
1
1
2
3
4
5
6
7
0 1 0 1
4.用2输入与非门（74LS00）实现三人参加的
表决电路。
VoL 0 VI(V) VoFF VTH VoN Vo(V) VoH
90%*VoH
高电平噪声容限NH。
3、三态门功能测试
选用型号为74LS126的集
成电路，参考其引脚排列 及逻辑符号，按右边电路 图测试高阻状态，将实验 结果填入下表。
输入
输出Y(接上拉 电阻)
输出Y（接下拉电 阻）
E
A
Y
0 1
10K
&
V V
VI VO
0
0.3
0.5
0.85
0.9
0.95
1.0
1.05
1.1
1.15
1.2
1.3
1.4
1.5
TTL与非门参数测试
调节电位器,测出相应的输出电压,在坐标纸上画出电压传输特性
曲线,并在曲线中求得以下参数: 输出高电平VOH, 关门电平VOFF, 阈值电压VTH, 输出低电压VOL, 开门电平VON, 低电平噪声容限VNL,

驱动门 负载门 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) IOH(max) ≥ IIH IOL(max) ≥ IIL
图输出高电平VOH的下限值； VOL(max) --门电路输出低电平VOL的上限值； IOH(max)--门电路带拉电流负载的能力，或称放电流能力； IOL(max)—门电路带灌电流负载的能力，或称吸电流能力； VIH(min)--为能保证电路处于导通状态的最小输入(高)电平； VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。 IIH — 输入高电平时流入输入端的电流； IIL -- 输入低电平时流出输入端的电流。
图3_2_5 计算OC门外接电阻Rc的工作状态
m'(7)个输入端(a) 计算Rc最大值(b) 计算Rc最小值图3_2_5 计算OC门外接电阻Rc的 工作状态
其中 IcEO -- OC门输出三极管T5截止时的漏电流； Ec — 外接电源电压值； m -- TTL负载门个数； n — 输出短接的OC门个数； m’— 各负载门接到OC门输出端的输入端总和。 Rc值的大小会影响输出波形的边沿时间，在工作速度较高时，Rc的取值应接近
3完成第七项中的思考题1233281用三态门实现三路信号分时传送的总线结构
实验二 三态门和OC门的研究 一、实验目的
(1) 熟悉两种特殊的门电路：三态门和OC门； (2) 了解“总线”结构的工作原理。 二、实验原理
数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的逻
辑功能。普通TTL门电路的输出端是不允许直接连接的。图2_1示出了两个TTL门输出短 接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级。设门A处于截止状态， 若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平。在把门 A和门B的输出端作如图3_2_1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导 通的 T5到地，有了一条通路，其不良后果为：图3_2_1 不正常情况：普通TTL门电路输 出端短接

100Ω/1KW 1只
实验四
实验设备
示波器YB4320A 1台
三用表1只
逻辑电路设计实验箱1台
实验材料(在电阻箱上
74LS125 1片
74LS03 1片
电阻
1/8W 1K Ω8只
1/8W 5.1KΩ5只
1/8W 2.7K Ω4只
四、操作方法与实验步骤
实验三
1.验证74LS00“与非”门的逻辑功能
1.将芯片插入实验箱的IC插座中
4.从b端往a端缓慢调节电位器W ,观察Vi ,Vo两电压表的读数,并记录数据填入表格
5.根据表格数据画出曲线图,并求VON和VOFF
图表21开关门电平电路图
实验四
1.验证74LS125三态门的逻辑功能
1.高阻的测试方法:将控制端EN接高电平,输出分别接上拉电阻和下拉电阻,测量输出端Y的电压
图表22测量示意图
4.进一步建立信号传输有时间延时的概念
5.进一步熟悉示波器、函数发生器等仪器的使用
实验四
1.掌握三态门的逻辑功能及工作原理
2.了解三态门在计算机总线中的应用
3.熟悉集电极开路门的电路原理
4.掌握集电路开路门的使用方法
二、实验内容和原理
实验三
实验内容:
1.验证74LS00“与非”门的逻辑功能
2.验证CD4001“或非”门的逻辑功能
实验四1.验证74LS125三态门的逻辑功能图表32 74LS125逻辑功能测量结果EN A L Y上拉电阻Y下拉电阻5.07 5.07 0 0 H H L H实验结果表明接上拉电阻实现了正常的逻辑功能同时提高了驱动负载能力。而接下拉电阻三态门不能实现正常的逻辑功能。2.测量74LS125的四个三态门的输入输出电压图表33 74LS125输入输出电压ENi 0 0 Ai / V 4.99 0 4.97 0 4.97 0 4.98 0 Yi / V 4.04 0 3.99 0 4.02 0 4.03 0 Yi逻辑值1 0 1 0 1 0 1 0 0 0 0 0 0 0数据表明四个三态门都是正常的。2.用74LS125三态门构成1位2选1数据选择器图表34双向数据传送测量结果S0 0 1 D1 139.133HZ 5.10V(示波器139.420HZ 5.06V D0 5.06V Y 139.172HZ 4.19V无频率第16页/共18页

（2）若将实验2中的双向传输功能改为三态门的多 路开关功能，电路应如何修改，并画出电路。
G
A
Y
0
0/1
1
0/1
2、三态门的应用 （1）利用三态门构成数据总线分时传输信息。
G1 G2 A1
1 G1
A
Y
EN1 1 1
1 G2
011
EN
A2 Y
1 G1 B
EN0
1 G2
0
EN
11
01
E
10
多路开关
(b) 双向传输
总线
逻辑笔
G1 1
EN
E1 A1
G2 1
EN
E2 A2
Gn 1
… EN
分别接逻 辑En开An关
4G 12
4A 4Y 11
3G 10 3A 9
3Y
8
74LS125
1 1A 2 1Y 3 2A 4 2Y 5 3A 6 3Y 7 GND
Vcc
14
6A
13
6Y
12
5A
11
5Y
10
4A
9
4Y
8
74LS04
四、实验内容
1、74LS125三态门逻辑功能测试 将三态门的输入端、控制端分别接逻辑开关，输 出端接逻辑笔的输入插口。按下表测试三态门的 逻辑功能。
实验一 三态门及其应用
一、实验目的 1、学习中规模集成门电路的使用。 2、掌握三态门的逻辑功能。 3、学会三态门的应用。 二、预习要求 1、复习三态门的功能。
三、实验器材
1、数字电路实验箱 2、集成电路芯片：74LS125、74LS04
1 1G
2 1A
3 1Y

三态门实验报告三态门实验报告引言：在科学研究中，实验是获取真实数据和验证理论的重要方法之一。

本次实验旨在研究三态门的工作原理和应用。

通过实验，我们能够深入了解三态门的特性，并进一步探究其在现实生活中的应用。

一、实验目的本次实验的目的是通过搭建三态门电路，观察和分析三态门的工作原理，探究其在数字电路中的应用。

二、实验材料和仪器本次实验所需材料和仪器如下：1. 电路板2. 三态门芯片3. 连接线4. 电源5. 开关6. LED灯三、实验步骤1. 将三态门芯片插入电路板中，并用连接线连接芯片和其他元件。

2. 将电源接入电路板，确保电路板正常供电。

3. 通过开关控制输入信号，观察LED灯的亮灭情况。

四、实验结果和分析通过实验观察和数据记录，我们得出以下实验结果和分析：1. 当输入信号为低电平时，LED灯熄灭。

2. 当输入信号为高电平时，LED灯点亮。

3. 当输入信号为无效电平时，LED灯保持上一状态。

根据实验结果，我们可以得出以下结论：三态门是一种数字逻辑门，具有三个输入端和一个输出端。

它的工作原理是根据输入信号的不同状态，输出相应的电平。

当输入信号为低电平时，输出为低电平；当输入信号为高电平时，输出为高电平；当输入信号为无效电平时，输出保持上一状态。

五、三态门的应用三态门在数字电路中有广泛的应用。

以下是一些常见的应用场景：1. 数据总线控制：在计算机系统中，三态门常用于数据总线的控制，实现数据的传输和共享。

2. 内存芯片：三态门可以用于内存芯片的控制线路，实现数据的读取和写入。

3. 多路选择器：三态门可以用于多路选择器的实现，根据输入信号的不同状态，选择不同的输入通路。

4. 缓冲器：三态门可以用作缓冲器，将信号从一个电路传递到另一个电路，保持信号的强度和波形。

六、实验总结通过本次实验，我们深入了解了三态门的工作原理和应用。

三态门作为一种重要的数字逻辑门，在现代电子技术中起着重要的作用。

通过进一步研究和实践，我们可以更好地应用三态门，推动数字电路技术的发展。

三态（Tri-State，TS，SustainedTri-State或STS）信号门电路三态（Tri-State，T/S，Sustained Tri-State或S/T/S）信号门电路三态信号（Tri-State或T/S），它与⼀般门电路不同，它的输出端除了出现⾼电平、低电平外，还可以出现第三个状态，即⾼阻态，亦称禁⽌态，但并不是3个逻辑值电路。

具备这三种状态的器件就叫做三态门。

⼀般门与其它电路的连接，⽆⾮是两种状态，1或者0，在⽐较复杂的系统中，为了能在⼀条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门，三态门除了有这两种状态以外还有⼀个⾼阻态，就是⾼阻抗，相当于该门和它连接的电路处于断开的状态。

（因为实际电路中你不可能去断开它，所以设置这样⼀个状态使它处于断开状态）。

三态门是⼀种扩展逻辑功能的输出级，也是⼀种控制开关，主要是⽤于总线的连接，因为总线只允许同时只有⼀个使⽤者。

通常在数据总线上接有多个器件，每个器件通过CS之类的信号选通,如器件没有选通的话它就处于⾼阻态，相当于没有接在总线上，不影响其它器件的⼯作。

只有被选通的设备获得总线使⽤权的设备才能驱动信号，⽽没有获得总线使⽤权的设备则不能够驱动信号。

为了防⽌总线上各个设备之间的冲突，那些接在总线上设备需要先将输出信号置为三态，相当于总线断开，避免与总线上的其它设备发⽣冲突。

这种输出端⼝便是带三态的输出端⼝。

持续三态信号（Sustained Tri-State或s/t/s，或称STS)，是⼀个低电平有效的三态信号，在某⼀时刻有⼀个且只可能有⼀个设备驱动，驱动这个信号为低的设备在它释放对这个信号控制之前（也即是使这个信号浮空）必须驱动这个信号为⾼电平并⾄少维持这个⾼电平⼀个时钟周期。

新的设备只有在原先拥有这个信号的设备释放对这个信号控制之后才可以驱动这个信号。

s/t/s的信号需要上拉电阻，以使没有任何设备驱动他时，保持⼀个⽆效电平，即⾼电平。

实验四 TTL 集电极开路门和三态输出门测试一、实验目的1、掌握TTL 集电极开路门（OC 门）的逻辑功能及应用。

2、了解集电极负载电阻L R 对集电极开路门的影响。

3、掌握TTL 三态输出门（3S 门）的逻辑功能及应用。

二、实验原理数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。

对于普通的TTL 电路，由于输出级采用了推拉式输出电路，无论输出是高电平还是低电平，输出阻抗都很低。

因此，通常不允许将它们的输出端并接在一起使用，而集电极开路门和三态输出门是两种特殊的TTL 门电路，它们允许把输出端直接并接在一起使用，也就是说，它们都具有“线与”的功能。

1、TTL 集电极开路门（OC 门）本实验所用OC 门型号为2输入四与非门74LS03，引脚排列见附录。

工作时，输出端必须通过一只外接电阻L R 和电源Ec 相连接，以保证输出电平符合电路要求。

OC 门的应用主要有下述三个方面：（1）电路的“线与”特性方便的完成某些特定的逻辑功能。

图4-1所示，将两个OC 门输出端直接并接在一起，则它们的输出：21212121B B A A B B A A F F F B A +=•=•=图4-1 OC 与非门“线与”电路 图4-2 OC 与非门负载电阻R L 的确定 即把两个（或两个以上）OC 与非门“线与”可完成“与或非”的逻辑功能。

（2）实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。

（3）实现逻辑电平转换，以推动荧光数码管、继电器、MOS 器件等多种数字集成电路。

OC 门输出并联运用时负载电阻L R 的选择：如图4-2所示，电路由n 个OC 与非门“线与”驱动有m 个输入端的N 个TTL 与非门，为保证OC 门输出电平符合逻辑要求，负载电阻L R 阻值的选择范围为：iHOH OH C L mI nI V E R +-=max iL LM OL C L NI I V E R +-=min 式中：OH I ——OC 门输出管截止时（输出高电平V OH ）的漏电流（约为50uA ） LM I ——OC 门输出低电平V OL 时允许最大灌入负载电流（约为20mA ）iH I ——负载门高电平输入电流（<50uA ）iL I ——负载门低电平输入电流（<1.6mA ）c E ——L R 外接电源电压n —— OC 门个数N ——负载门个数M ——接入电路的负载门输入端总个数L R 值须小于m ax L R ，否则V OH 将下降，L R 值须大于min L R ，否则V OL 将上升，又L R 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R 。

2021/6/19
1
门电路：能实现基本逻辑运算的电路。 基本逻辑门电路：与门、或门和非门。 复合门电路：与非门、或非门、异或门、同或门等。 集成门电路：将这些逻辑电路的元件和连线制作在 一块 半导体基片上，然后封装起来。 目前使用较多的集成门电路主要有双极型的TTL门 电路和单极型的CMOS门电路。
TTL门电路输出端不允许直接接+5V或地。否则，将损坏器件。
2021/6/19
27
2． CMOS集成门电路
（1）电源电压 CMOS门电路的电源电压范围比TTL的范围宽。如CC4000系列
的集成电路可在3V～18V电压下正常工作；CMOS电路使用的标准 电压一般为+5V，+10V，+15V三种。
在使用中注意电源极性不能接反。 （2）CMOS门电路的多余端（不用端）的处理方法
“GND”表示。TTL门电路对电源电压要求较高，要保持 +5V(±10%)，过低不能正常工作，过高易损坏器件。 （2）TTL门电路多余端（不用端）的处理方法
对于实际应用时，有时门电路的输入端可能会不用，其不用的
端子称为多余端（不用端），其处理方法一般可根据门电路的逻辑 功能分别接高电平或低电平。
TTL门电路多余的输入端要进行合理的处理，实践表明TTL门 电路输入端悬空，相当于“1”状态（接高电平），但其抗干扰能力 较差。因此，TTL与门、与非门多余的输入端接高电平、悬空或并 联使用；而或门、或非门多余的输入端必须接地和并联使用。 （3）TTL门电路的门电路的安全问题
输出级改为三极管集电极开路输出， 并取消集电极负载电阻RL。集电极开 路后，输出端可以直接并联使用的特 殊逻辑门，称为集电极开路与非门。
Y AB CD EF

三态门mos电路
三态门（MOS电路）是一种常用的数字逻辑门电路，由金属氧化物半导体场效应管（MOS管）构成。

它可以实现与门、或门、非门等逻辑功能，被广泛应用于数字电路设计中。

三态门的核心是MOS管的三种工作状态：导通状态、截止状态和高阻态。

在导通状态下，MOS管的导通电阻很小，电流可以通过。

而在截止状态下，MOS管的导通电阻很大，电流无法通过。

高阻态是一种特殊的状态，当输入信号为高电平时，MOS管进入高阻态，输出端的电压不受控制，即高阻态是一种无输出状态。

三态门的工作原理可以通过一个简单的例子来说明。

假设有两个输入信号A和B，输出信号为Y。

当A为低电平、B为高电平时，MOS管处于截止状态，输出信号Y为低电平。

当A为高电平、B为低电平时，MOS管也处于截止状态，输出信号Y仍为低电平。

而当A和B均为高电平时，MOS管进入高阻态，输出信号Y为高阻态，即无输出。

通过这种方式，三态门可以实现多种逻辑功能的实现。

三态门在数字电路设计中具有重要的作用。

它可以实现数据的选择、存储和传输等功能，广泛应用于计算机存储器、总线控制和输入输出接口等领域。

三态门的设计和优化对于提高数字电路的性能和可靠性具有重要意义。

三态门是一种常用的数字逻辑门电路，通过MOS管的不同工作状态
实现逻辑功能的实现。

它在数字电路设计中具有广泛的应用，是提高数字电路性能和可靠性的重要手段之一。

通过合理的设计和优化，可以充分发挥三态门的作用，实现更复杂的数字电路功能。

OC门和三态门集电极开路门电路（OC门）在TTL与非门电路中将T4解掉换成电阻R c（如下图）：其逻辑功能并没有改变，仍有A=B=1， T5导通，输出端为低电平Y=0。

A、B中只要有一个0， T5截止，输出端为高电平5V（TTL与非门输出高电平Yv OH＝3.6V），Y=1。

由R4取代T4，显然逻辑功能未变，但速度大为降低。

把R4不做在集成电路的内部（T5的集电极处于开路状态），使用OC门集成块时，用户必须选定合适的阻值，将R c接到门的输出端与电源之间，该OC门才能具有稳定的逻辑功能（如不把R c接进去，任其集电极开路，该电路不具备正常的逻辑功能）。

这种电路称为集电极开路门电路——简称OC门。

用如下符号表示：OC门的最大特点是具有线与功能。

几个OC门共用一个R c（输出端并接在一起），其输出为单个OC门输出之积（与）。

可以等于也可以大于v cc。

三态输出门电路（TS（Three-state output Gate）门）上图为三态门输出门电路的原理图。

在图中，如果将虚线方框内的两个反相器和一个二极管剪掉，剩下的部分就是典型的TTL与非门电路。

所谓三态是指输出端而言。

普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。

T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。

三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。

因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（v cc）阻抗无穷大。

因此这第三种状态也称高阻状态。

现对三种状态进行分析：控制信号可在E N处加入，也可在处加入：E N＝0，＝1，则C=0，v B1=0.9V，v c2＝0.9Vv B4＝v c2＝0.9V，T4截止（T4导通的电位v B4>1.4V）v B1=0.9V，T5截止，输出端Y为高阻状态。

E N＝1，＝0，C=1，对与非门另两个A、B输入端无影响，为正常的与非门电路。

实验二三态门，OC门的设计与仿真
一、实验目的
熟悉三态门、OC门的原理，用逻辑图和VHDL语言设计三态门、OC门，并仿真。

二、实验内容
1．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。

2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。

三、实验原理
1．三态门，又名三态缓冲器（Tri-State Buffer）
用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。

功能：三态逻辑输出三种不同的状态，其中两种状态常见的逻辑1和逻辑0，第三个状态高阻值，称为高阻态，用Hi-Z或者Z或z表示三态缓冲器比普通缓冲器多了一个使能输入EN，即连接到缓冲器符号底部的信号。

从真值表可以看出，如果是EN=1.则OUT等于IN，就像普通缓冲器一样。

但是当EN=0时，无论输入的值什么，输出结果为高阻态（Hi-Z）。

逻辑图
真值表
EN A OUT
0 0 Hi-Z
0 1 Hi-Z
1 0 0
1 1 1
波形图
2．OC门，又名集电极开路门（opndrn）
用途：集电极开路门（OC门）是一种用途广泛的门电路。

典型应用是可以实现线与的功能。

逻辑图
真值表
A B
0 0
1 Hi-Z
波形图。

oc门和三态门实验
TTL三态门和OC门（也可以称为集电极开路门或漏极开路门）都是集成电路门电路的输出类型，它们之间的主要区别在于输出电压的处理方式和用途。

TTL三态门：
TTL三态门是一种具有三个工作状态的门电路，即高电平、低电平和高阻态。

在高阻态时，输出晶体管是断开的，因此输出端对地和电源电压来说都是高阻抗的，即相当于输出端与输入端完全断开。

这种门电路通常用于多路复用和双向总线应用，以及需要避免线与（线路上的电位冲突）的应用。

OC门：
OC门是一种具有推挽输出的门电路，其输出晶体管在饱和时具有较低的电阻，使得输出电压可以接近电源电压。

与TTL三态门不同的是，OC门的输出端在饱和时是低阻抗的。

因此，OC门通常用于需要高电流输出的应用，如驱动LED、电机等。

此外，OC门还可以通过将多个门的输出并联起来，实现“线与”逻辑。

在这种配置下，当所有门的输出都为高电平时，输出为低电平；而当至少一个门的输出为低电平时，输出也为低电平。

这种特性在实现多路复用、解码器等功能时非常有用。

总结来说，TTL三态门和OC门的主要区别在于输出电路的处理方式和用途。

TTL三态门适用于需要高阻态的三态输出的应用，如多路复用和双向总线；而OC门适用于需要高电流输出的应用，如驱
动LED、电机等，并可以通过并联实现“线与”逻辑。

三态门高阻态用电压表
三态门是一种常用的数字逻辑门，它具有三种不同的输入状态：高电平、低电平和高阻态。

在高阻态下，三态门的输出与输入断开，形成高阻状态，不对电路产生影响。

用电压表测试三态门的高阻态时，可以将电压表的测试笔分别连接到三态门的输出端和地。

1. 首先，将三态门的输入接地（或连接低电平信号），将电路切换到高阻态，确保三态门处于高阻态状态。

2. 然后，将电压表的正极（红色测试笔）连接到三态门的输出端，将电压表的负极（黑色测试笔）连接到电路的地。

3. 读取电压表的示数，如果示数为0V或接近0V，则说明三
态门处于高阻态。

需要注意的是，在测试高阻态时，确保电压表的内部电阻很大（通常为10兆欧姆以上），以保证电压表本身的电阻对测量
结果的影响很小。

此外，如果电压表显示有非零电压，可能表示三态门未正常进入高阻态，可能是由于电路连接不正确或三态门器件本身存在问题。

在这种情况下，应检查电路连接和三态门器件，确保它能够正确地进入高阻态。

F = AB + CD+ EF
实验内容和步骤
（1）OC门应用 OC门应用 ①TTL集电极开路与非门74LS01负载电阻 TTL集电极开路与非门74LS01负载电阻 RL的确定。 用两个集电极开路与非门“线与” 用两个集电极开路与非门“线与”使用驱 动一个TTL非门；按图1 动一个TTL非门；按图1–2–4连接实验电路， 负载电阻R 用一只200 电阻和100k 负载电阻RL用一只200 电阻和100k 电位 器串联而成，用实验方法确定和的阻值， 并和理论计算值相比较。填入表1 并和理论计算值相比较。填入表1–2–2中。
假设将n OC门的输出端并联“线与”，负载是m 假设将n个OC门的输出端并联“线与”，负载是m 个TTL与非门的输入端，为了保证OC门的输出电 TTL与非门的输入端，为了保证OC门的输出电 平符合逻辑要求，OC门外接负载电阻R 平符合逻辑要求，OC门外接负载电阻RL的数值应 介于与所规定的范围值之间。
UOH —— OC门输出高电平； OC门输出高电平； UOL ―― OC门输出低电平； OC门输出低电平； ――负载电阻所接的外接电源电压； ――负载电阻所接的外接电源电压； ――接入电路的负载门输入端个数； ――接入电路的负载门输入端个数； ――“线与”输出的OC门的个数； ――“线与”输出的OC门的个数； ――负载门的个数； ――负载门的个数； IIH――负载门高电平输入电流； IH――负载门高电平输入电流； IIL――负载门低电平输入电流； IL――负载门低电平输入电流； IOLmax――OC门导通时允许的最大负载电流； OLmax――OC门导通时允许的最大负载电流； IOH――OC门输出截止时的漏电流。 OH――OC门输出截止时的漏电流。
OC门电路应用范围较广泛，利用电路的 OC门电路应用范围较广泛，利用电路的 “线与”特性，可以方便地实现某些特定 线与” 的逻辑功能，例如：把两个以上OC结构的 的逻辑功能，例如：把两个以上OC结构的 与非门“线与”可完成“与或非” 与非门“线与”可完成“与或非”的逻辑 功能；实现电平的转换等任务。

实验三门电路测试与应用一、实验目的：认识门电路的参数指标与逻辑功能在电路设计和实际应用中的重要性。

二、实验内容：1．测试74LS00与非门的下列参数：输出高电平V OH、输入短路电流I IS、输出低电平V OL、开门电平V ON、关门电平V O FF。

2．测试三态门（TSL）74LS125的逻辑功能，用真值表体现。

3．三态门的应用：将74LS125中的三态门接成传输门，测试传输门的逻辑功能。

总结其特征。

4．逻辑变换练习：用四个与非门实现异或门。

三、实验环境：四、准备工作：1．查找与非门电气特性参数的相关资料，确定实验要求所测参数的测量方案。

2．思考如何用两个三态门构造一个传输门，如何用四个两输入与非门构造一个异或门。

五、实验步骤：1．练习芯片在芯片座上的插拔，注意芯片的引脚数要与芯片座的引脚数对应，否则易造成接线错误。

插芯片前一定要保证芯片引脚整齐、均匀、竖直排列。

从芯片座上拔取芯片一定要用工具，切忌用手直接拔取。

2．选择7400中任一与非门，对其功能进行测试：将与非门的两输入端接任意两个逻辑开关ki和kj（i和j为1、2、…、12），输出端接发光二极管L。

自行列表记录结果。

3．选取7400中的任意一个与非门，在实验箱上搭接电路测试下列参数：输出高电平V OH、输入短路电流I IS、输出低电平V OL，作好记录。

4．从74LS125中选取一个三态门进行逻辑功能测试，使能端EN用逻辑开关控制，输入端A接逻辑开关，输出端结果用发光二极管指示。

从74125仍选两个三态门组成一个传输门，测试并记录其逻辑功能。

5．用74LS00中的四个与非门实现异或门。

验证其逻辑功能，列表记录结果。

实验一 TTL 集成门的测试与使用一、实验目的（1）掌握TTL 与非门、集电极开路门和三态门逻辑功能的测试方法 （2）熟悉TTL 与非门、集电极开路门和三态门主要参数的测试方法 二、实验原理1．TTL 集成与非门实验使用的TTL 与非门74LS020（或T4020、T063等）是双4输入端与非门，即在一块集成块内含有两个互相独立的与非门，每个与非门有4个输入端。

其逻辑表达式为 ：Y=ABCD 。

其逻辑符号如图1-1所示。

器件引出端排列图在本章末附录中可查到。

所有TTL 集成电路使用的电源电压均为V CC =+5V 。

TTL 与非门的主要参数：（1）低电平输出电源电流I CCL 和高电平输出电源电流I CCH 。

低电平输出电源电流I CCL 是指：所有输入端悬空、输出端空载时，电源提供器件的电流。

高电平输出电源电流I CCH 则是指：每个门各有一个以上的输入端接地，输出端空载时的电源电流。

通常I CCL >I CCH 。

（2）低电平输入电流I IL 和高电平输入电流I IH低电平输入电流是指：被测输入端的输入电压V IL =0.4V ，其余输入端悬空时，由被测输入端流出的电流值。

高电平输入电流是指：被测输入端接至+5V 电源，其余输入端接地，流入被测输入端的电流值。

（3）电压传输特性电压传输特性是反映输出电压V O 与输人电压V I 之间关系的特性曲线。

从电压传输特性曲线上可以直接读得下述各参数值。

1) 输出高电平电压值V OH是指与非门有—个以上输入端接地时的输出电压值。

当输出接有拉电流负载时。

V OH 值将下降。

其允许的最小输出高电平电压值V OH =2.4V 。

2) 输出低电平电压值V OL是指与非门的所有输入端悬空时的输出电压值。

当输出端接有灌电流负载时，V OL 值将升高。

其允许的最大输出低电平电压值V OL =0.4V 。

3) 最小输入高电平电压值V IH （min ）是指当输入电压大于此值时，输出必为低电平。

三态门原理
三态门是一种逻辑门电路，它具有三种不同的输出状态，高电平、低电平和高
阻态。

在数字电子电路中，三态门被广泛应用于数据总线、存储器芯片、驱动器和其他逻辑电路中。

本文将介绍三态门的原理、特点和应用。

三态门的原理是基于晶体管的导通和截止。

在三态门中，晶体管可以处于三种
状态，导通状态、截止状态和高阻态。

当输入信号满足一定条件时，晶体管将处于导通状态，输出端将呈现低电平；当输入信号不满足条件时，晶体管将处于截止状态，输出端将呈现高电平；当输入信号为高阻态时，晶体管将处于高阻态，输出端将呈现高阻态。

三态门具有以下特点，首先，它可以有效地减少电路中的负载效应，提高电路
的传输速度和稳定性；其次，它可以实现多路数据的共享和选择，提高了电路的灵活性和可靠性；最后，它可以有效地减少功耗，提高了电路的能效比。

在实际应用中，三态门被广泛应用于数据总线和存储器芯片中。

在数据总线中，三态门可以实现多路数据的共享和选择，提高了数据传输的效率和可靠性；在存储器芯片中，三态门可以实现数据的读写和存储，提高了存储器的容量和速度。

总之，三态门是一种具有三种不同输出状态的逻辑门电路，它具有很多优点，
如减少负载效应、实现多路数据共享和选择、减少功耗等。

在数字电子电路中，三态门被广泛应用于数据总线、存储器芯片、驱动器和其他逻辑电路中，发挥着重要的作用。