1串行异步通信设计简介1.1 QuartusⅡ功能简介QuartusⅡ是Altera公司提供的FPGA/CPLD开发集成环境。
QuartusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。
在QuartusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。
QuartusⅡ开发系统的特点：一、开放的界面支持Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。
二、QuartusⅡ与结构无关的系统核心Complier支持Altera公司所有可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。
三、完全集成化的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。
四、丰富的设计库提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑功能（Macro-Function）以及新型的参数化的兆功能（Mage-Function）。
五、模块化工具设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。
六、QuartusⅡ软件硬件描述语言（HDL）支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。
七、QuartusⅡ软件Opencore特征具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。
Quartus II可编程逻辑软件属于第四代PLD开发平台。
该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。
Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。
改进了软件的LogicLock模块设计功能，增添了FastFit 编译选项，推进了网络编辑性能，而且提升了调试能力。
1.2 Verilog HDL简介Verilog HDL是一种硬件描述语言，可用于算法级、门级和开关级的多种抽象层次的数字系统建模。
由于Verilog HDL既是机器可读的语言也是人类可读的语言，因此它支持硬件设计的开发、验证、综合和测试；硬件数据之间的通信；硬件的设计、维护和修改。
现在，Verilog HDL已经成为数字系统设计的首选语言，并成为综合、验证和布局布线技术的基础。
Verilog硬件描述语言（Verilog HDL）使各种设计工具（包括验证仿真、时序分析、测试分析以及综合）能够在多个抽象层次上以标准文本格式描述数字系统，简单、直观并富有效率。
由于其丰富的功能，Verilog HDL已经成为数字系统设计的首选语言。
Verilog包含了丰富的内建原语，包括逻辑门、用户定义的原语、开关以及线逻辑。
它还具有器件管脚间的时延和时序检查功能。
从本质上讲，Verilog所具有的混合抽象层次由两种数据类型所提供，这两种数据类型是线网（net）和变量（variable）（注1）。
对于连续赋值，变量和线网的表达式能够连续地将值驱动到线网，它提供了基本的结构级建模方法。
对于过程赋值，变量和网络值的计算结果可以存储于变量当中，它提供了基本的行为级建模方法。
一个用Verilog HDL描述的设计包含一组模块，每一个模块都包含一个I/O接口和一个功能描述。
模块的功能描述可以是结构级的、行为级的、也可以是结构级和行为级的混合。
这些模块组成一个层次化结构并使用线网进行互连。
Verilog语言可以通过使用编程语言接口（Programming Language Interface，PLI）和Verilog程序接口（Verilog Procedural Interface,VPI）进行扩展。
PLI/VPI 是一些例程的集合，它使得外部函数能够访问包含在Verilog HDL描述内部的信息，推动了与仿真之间的动态交互。
PLI/VPI的应用包括将Verilog HDL仿真器与其它仿真和CAD系统、用户定制的调试任务、时延计算以及标注器相连接。
1.3 串口异步通信简介及硬件电路RS-232-C标准是一种常用的串行数据传输总线标准。
早期，UART(通用异步收发器/串口/RS-232)被应用于计算机与终端通过电话线和MODEM进行远距离的数据传输，随着计算机和微控制器的发展，近距离也采用该通信方式。
目前UART是PC机与电子通信中应用最广泛的一种串行接口，RS-232被定义为一种在低速率串行通信中增加通信距离的单端标准。
RS-232-C串行接口总线适用于设备之间的通信距离不大于15m，传输速率最大为20kbps，规定的数据传输速率为每秒50、75、100、150、300、600、1200、2400、4800、9600、19200波特。
RS-232-C采用负逻辑，即逻辑“l”：-5V～-15V；逻辑“0”：+5V～+15V。
RS-232-C标准中RS是英文“推荐标准”的缩写，232为标识号，C表示修改次数。
RS-232-C总线标准设有25条信号线，包括一个主通道和一个辅助通道，在多数情况下主要使用主通道。
对于一般双工通信，只需3条信号线就可实现，一条发送线TxD、一条接收线RxD及一条地线GND。
一个完整的RS-232-C接口有22根线，采用标准的25芯插头座，目前PC 机采用9芯插头座，如图1所示。
图1 DB25、DB9引脚图各引脚定义如表1所示。
DB9 to DB25 converter wiring (9 wires) db9,db25 串口引脚定义图9针RS-232串口（DB9）. 25针RS-232串口（DB25）引脚简写功能说明引脚简写功能说明1 CD 载波侦测（Carrier Detect）8 CD 载波侦测（Carrier Detect）2 RXD 接收数据（Receive）3 RXD 接收数据（Receive）3 TXD 发送数据（Transmit） 2 TXD 发送数据（Transmit）4 DTR 数据终端准备（Data TerminalReady）20 DTR数据终端准备（Data TerminalReady）5 GND 地线（Ground）7 GND 地线（Ground）6 DSR 数据准备好（Data Set Ready） 6 DSR 数据准备好（Data Set Ready）7 RTS 请求发送（Request To Send） 4 RTS 请求发送（Request To Send）8 CTS 清除发送（Clear To Send） 5 CTS 清除发送（Clear To Send）9 RI 振铃指示（Ring Indicator）22 RI 振铃指示（Ring Indicator）单片机系统和无线发射模块使用TTL电平，TTL以电平的高低来表示逻辑状态，而串行通信中一般使用RS—232C通信协议，它用正负电压来表示逻辑状态，二者的电平不同，需要外接接口进行电平匹配。
这种电平匹配接口可用三极管搭起来，也可以使用专用芯片，如MAX232等。
本设计采用的就是MAX232芯片。
图五是MAX232与计算机串口的连接电路。
串口的第2脚是接收端，接在MAX232的14或9脚，第3脚是发送端，接在MAX232的13或8脚。
无线发射模块的数据端接到MAX232的10或11脚。
MAX232电平转换模块电路如图2所示。
图2MAX232电平转换模块电路2 串行异步通信原理2.1串行异步通信帧格式异步通信是通信双方以一个字符作为传输单位，且发送方传送字符的间隔是不定的，它传输一个字符总是以起始位开始，以停止位结束。
其传输格式是通信双方以一个字符（包括特定附加位）作为数据传输单位且发送方传送字符的间隔时间是不定的。
传输以起始位开始，停止位结束，带奇偶校验位异步通信帧格式如图1所示。
异步通信一帧传输的步骤如下:① 空闲状态——发送方继发送停止后连续发送传号，处于信息1状态，表明通信双方无数据传送。
② 开始传输——开始位是数据帧的第一位，传号由1变为0并持续1位时图1 带奇偶校验位异步通信帧格式间表明发送方开始传输，同时接收方收到0开始与发送方同步，并接受随后来的数据。
③数据传输——传输的数据位的长度可由双方事先确定，可选择5—8位。
数据传输规定最低位在前，最高位在后。
④奇偶校验——数据传输是供奇偶校验位发送和接收的。
奇偶的状态取决于选择的奇偶校验类型。
选奇，结果为奇；否则为偶。
⑤停止传输——停止位是数据帧的结束标志，在奇偶位（有奇偶校验）或数据位（无奇偶校验）后发送或接收的停止位状态恒为1。
位长度可为：1、1.5或2。
根据采用的帧格式,需要发送的数据为10位(1位开始位、8位数据位、1位停止位)，在发送完这10位后，就应该停止发送，并使发送端电平处于逻辑1，然后等候下次的发送。
不带奇偶校验位异步通信帧格式如图2所示。
图2 不带奇偶校验位异步通信帧格式在异步通信中，字符数据以图2所示的格式一个一个地传送。
在发送间隙，即空闲时，通信线路总是处于逻辑“1”状态，每个字符数据的传送均以逻辑“2”开始。
异步通信数据位被传输时从一个字符的最低位数据开始，最高位数据在最后，即首位为第1位(LSB),停止位前一位为数据第7位(MSB)。
如发送数据0xC4，其数据帧如图3所示。
图3 数据帧格式0xC42.2串行异步传输的错误检测①奇偶错——在通信线路上因噪音干扰而引起的某种数据位的改变，则会引起奇偶检验错。
一般接收方检测到奇偶错时，则要求发送方重新发送。
②超越错——上一个字符还未被处理器读出之前，本次又接收到了一个字符，会引起超越错。
接收方检测到超越错时可以改变处理器周期检测的速率来配合送来数据的速率。
③帧格式错——若接收方在停止位的位置上检测到一个空号（信息0)，则会引起一个帧格式错。
接受方检测到一个帧格式错时，就会做出相应的处理。
2.3串行异步通信的波特率串行口每秒发送或接收数据的位数为波特率。
若发送或接收一位数据需要时间为t，则波特率为1/ t，相应的发送或接收时钟为1/t Hz。
发送和接收设备的波特率应该设置成一致，如果两者的波特率不一致，将会出现校验错或帧错。
2.4串行异步通信方式①不互锁异步通信方式。
主模块发出请求信号后，不等待接到从模块的回答信号，而是经过一段时间。
确认从模块已收到请求信号后，便撤消其请求信号；从设备接到请求信号后，在条件允许时发出回答信号，并且经过一段时间，确认主设备已收到回答信号后，自动撤消回答信号。
②半互锁异步通信方式。
主模块发出请求信号，待接到从模块的回答信号后再撤消其请求信号，存在着简单的互锁关系：而从模块发出回答信号后，不等待主模块回答，在一段时间后便撤消其回答信号，无互锁关系。
