当前位置：文档之家 › 8088主要引线及内部结构

8088主要引线及内部结构

  • 格式：pdf
  • 大小：452.59 KB
  • 文档页数：16

器
BP
组
DI
SI
暂存寄 存器
ALU数据 总线 16位
ALU FLAGS
EU控制 Q总线 部件 8位
执行单 元 EU
地址 总线
20位 地址 加法器
数据 总线 16位
CS DS SS ES
IP
内部通 信寄存器
段 寄 存 器
总线 控 制逻 辑
指令队 列
1234
总线接 口单元 B IU
8088 总线
执行单元
2. 发出读控制信号
3. 送出传输的数据
控制信号
地址信号
数据信号
5
8088 CPU最小模式下的主要引脚信号
地址线和数据线：
AD0—AD7：低8位地址和低8位数据信号分时复用。在传送地 址信号时为单向，传送数据信号时为双向。
A16--A19：高4位地址信号，与状态信号分时复用。 A8—A15 ：8位地址信号
总线保持信号
HOLD：总线保持请求信号输入端。当CPU以外的其他设备要求 占用总线时，通过该引脚向CPU发出请求。
HLDA：总线保持响应信号输出端。CPU对HOLD信号的响应信
号。
11
8088和8086CPU引线功能比较
数据总线宽度不同
8088的外部总线宽度是8位，8086为16位。
的BTB
资源分配/寄存器重命名
重排序缓冲 区ROB
整型/浮点μOP队列
慢整型
整型运算调度 快整型 快整型
Memory
整数运算寄存器文件 旁路网络
存储器μOP队列
浮点运算调度
FP Gen
FP Mem
浮点运算寄存器文件
慢速ALU 复杂指令
2xALU
简单指 令
2xALU
简单指 令
2xAGU
存入地 址
2xAGU
7
例：
当#WR=1，#RD=0，IO/#M=0时， 表示CPU当前正在进行读存储器操作
8
READY信号
9
8088 CPU最小模式下的主要引脚信号
中断请求和响应信号
INTR：可屏蔽中断请求输入端 NMI： 非屏蔽中断请求输入端 INTA：中断响应输出端
10
8088 CPU最小模式下的主要引脚信号
8088的主要引线及内部结构
微处理器
运算器 控制器 寄存器
L2缓存/ 缓存控制单元
256位，全速
指令TLB
动态分支预测器 4096个入口
指令译码器
总线接口 单元 64位
100MHz 4倍速 3.2GB/s
系统 总线
微码ROM/ 微指令排序器
执行跟踪缓存： 12000个μOPs
跟踪缓存分支预 测，4096个入口
访问存储器和输入输出控制信号含义不同
8088——IO/M=0表示访问内存； 8086——IO/M=1表示访问内存。
其他部分引线功能的区别
12
2. 8088内部结构
执行单元（EU） 总线接口单元（BIU）
通
AH BH
AL AX BL BX
用 CH CL CX
寄 DH DL DX
存
SP
取指令，并立即传给执行单元执行。
15
结论
指令预取队列的存在使EU和BIU两个部分可同时进行工作
提高了CPU的效率
实现指令的 并行执行
降低了对存储器存取速度的要求
总线保持和响应信号
3
微机读取一条指令的工作过程：
+1
PC
地址 寄存器
内存10单00元FH地址 1000FH 地址总线
1000FH
“读存储器”命令
内存储器
┇
B1H
┇
指令译码
数 据 总 线
B1H
微处理器读取一条指令的控制过程
1. 发出读取数据所在的目标地址
内存储器单元地址 I/O接口地址
构成：
运算器 8个通用寄存器 1个标志寄存器 EU部分控制电路
功能
指令译码 指令执行 暂存中间运算结果 保存运算结果特征
14
总线接口单元
功能：
从内存中取指令到指令预取队列
指令预取队列是并行流水线工作的基础
负责与内存或输入/输出接口之间的数据传送 在执行转移程序时，BIU使指令预取队列复位，从指定的新地址
20位地址信号
可产生220=1M个编码
8位数8088 CPU最小模式下的主要引脚信号
主要控制信号
#WR： 写信号； #RD： 读信号； IO/#M：为“0”表示访问内存，为“1”表示访问接口； #DEN： 低电平有效时，允许进行读/写操作； DT/#R：数据收发器的传送方向控制； ALE： 地址锁存信号； RESET：复位信号。
读取地 址
浮点存/ 浮点 MOVE
浮点 SSE/ MMX 乘加 SSE2
256位，全速
L1数据缓存
硬件数据预取
8K字节，4路，双端口
2
1. 8088 CPU最小模式下的主要引脚信号
8088最小模式下的主要引脚信号
4组
完成一次访问内存或接口所需要的主要信号
与外部同步控制信号
中断请求和响应信号

合集下载

一. Intel 8088 CPU ;;;;; Intel 8088是一种通用的准16

一. Intel 8088 CPU ;;;;; Intel 8088是一种通用的准16

8088CPU的内部结构如下：
图5.30 8088 CPU的内部结构
1
CPU从功能上来说分成两大部分: 总线接口单元BIU 和执行单元EU 两大部分。 BIU负责与存储器和外围设备接口，即8088CPU与存储器和外围设备之间
的信息传送，都是由BIU进行的。例如，BIU从主存的指令部分取出指令，送 到介绍信流队列中；在执行指令时所需要的操作数，也由BIU从主存的指定区 域取出，传送到EU部分去执行。
寄存器(结构如图)能处理16位数据，所以最上面4个寄存器是16位数据寄 存器，用以暂存16位的操作数。其中AH+AL为累加器，其他三个
堆栈指针SP用来指示堆栈操作时堆栈在主存的位置，但是SP必须与堆 栈段寄存器SS一起使用 。另外三个16个寄存器BP(基数指针)、SI(源变址)、 DI(目的变址)
6
为了存放地址和数据，使用了两组独立的可编址寄存器，16个通过寄 存器用来存放操作数和运算结果，并且也可用作变址寄存器。4个浮点寄存 器用于浮点运算。数据寄存器DR、地址寄存器AR、指令寄存器IR都是标准
程序状态字PSW(实际上为两个字)存放在专用寄存器中，它指明程序运 行的状态，可用于CPU响应的中断情况及指明下一条执行指令的地址， PSW主要是为处理中断而使用的。CPU通过将现行的PSW存入主存储器， 并取出新的PSW的方式来响应中断。新的PSW指出为处理中断而应执行的 程序。一旦该程序执行完毕，CPU可从主存储器取回老的PSW，再继续执 行原来被中断了的程序。
5.6 传统的CPU
一. Intel 8088 CPU Intel 8088是一种通用的准16位微处理器，其内部结构为16位，与外
部交换的数据为8位。它可以处理16位数据(具有16位运算指令，包括乘除 法指令)，也可以处理8位数据。它有20条地址线，所以直接寻址能力达到 1M字节。采用40条引线封装，单相时钟，电源为5V
8088微处理器

8088微处理器


总线
运算寄存器
EU 控 制系统
指令队列 Q总线 （8位） 1 2 3 4 5 6 8088 8086
ALU
标志寄存器
执行单元 EU
总线接口 单元BIU
寄存器
通用寄存器 段寄存器
AH BH CH DH
AL BL CL DL
AX,累加器 Accumulator BX,基数寄存器 Base CX,计数寄存器 Count DX,数据寄存器 Data
方向标志DF（Direction Flag）： 用于串操作指令中的地址增量修改 （DF＝0）还是减量修改（DF＝1）。 STD CLD 跟踪标志TF（Trap Flag）： 若TF＝1，则CPU按跟踪方式（单步方 式）执行程序。
BIU与EU的动作管理 * 关于流水线计算机（Pipeline Computer） 这类计算机的结构采用生产上的流水线概念， 把每条指令分为若干个顺序的操作，每个操作分别 由不同的处理部件实现。这样构成的计算机，可以 同时处理若干条指令，对于每个处理部件来讲，每 条指令的同类操作（如“取指令”）像流水一样连 续被加工处理，这种指令重叠、处理部件连续工作 的计算机，称为流水线计算机。 采用流水线方式可以提高计算机的处理速 度和提高处理部件的使用效率。
8086/8088CPU的功能框图
通 用 寄 存 器 AH AL BH BL CH CL DH DL SP BP DI SI AX BX CX DX
∑
地址总线 20位 数据总线 8088:8位 8086:16位
段寄存器
指令指针
ALU数据总线（16位）
CS DS SS ES IP 内部暂存器
总线 控 制逻辑 外部
CPU执行指令的过程，可具体分为六个步骤：
8086 8088 引脚图+内部组成框图

8086 8088 引脚图+内部组成框图

8086（16位）/8088（准16位）引脚图及内部组成框图◆8086/8088外部结构：——表现为数量有限的输入/输出引脚（构成了处理器级总线）。

——均为40引脚。

◆8086/8088内部组成:EU执行单元和BIU总线接口单元两个独立单元组成。

❶EU execution unit →不直接与外部打交道。

❷BIU bus interface unit→负责与外部存储器和I/O端口交换数据。

❸EU的任务：负责执行所有指令、给BIU单元提供地址信息和数据信息、管理通用寄存器、标志寄存器。

❹BIU的任务：负责执行所有的外部总线周期。

取指令：从存储器指定地址取出指令送入指令队列排队等待EU控制器按顺序执行。

执行指令：根据EU命令对指定存储单元或I/O端口存取数据。

8086与8088主要区别:内部指令队列缓冲器大小不同和外部数据总线位数不同[内部]❶内部ALU数据总线根数相同。

→都具有16位数据总线。

可处理8位的或16位的数据。

❷内部Q总线根数相同。

→都具有8位的指令队列总线Q总线。

❸内部指令队列缓冲器大小不同。

8086→可容纳6个字节，且在每一个总线周期从存储器可以取出 2个字节的指令代码填入指令队列。

8088→只能容纳4个字节，且在每一个总线周期从存储器只能取出1个字节的指令代码填入指令队列。

[外部]❶外部地址总线根数相同。

→都有20根地址总线。

直接寻址1M字节存储器：202=1M直接寻址64K个I/O端口（寄存器）：162=64K❷外部数据总线位数不同。

8086外部→16根数据总线。

8088外部→8根数据总线。

第5讲 8086_8088微处理器引脚功能、总线结构和时序

第5讲 8086_8088微处理器引脚功能、总线结构和时序

第五讲第五讲80868088微处理器引脚功能总线结构和时序总线结构和时序微处理器引脚功能第一节第一节80868088引脚信号和功能引脚信号和功能第二节第二节80868088最小模式和最大模式最小模式和最大模式第三节第三节80868088主要操作主要操作第四节第四节8086存储器的分体结构存储器的分体结构第一节第一节80868088引脚信号和功能引脚信号和功能一一80868088的两种工作模式的两种工作模式二二80868088引脚信号和功能引脚信号和功能80868088cpu有两种模式
第五讲 8086/8088微处理器引脚功能、 总线结构和时序
0、 引言与复习 第一节、8086/8088引脚信号和功能 第二节、8086/8088最小模式和最大模式 第三节、8086/8088主要操作和时序 第四节、 8086存储器的分体结构
0、引言与复习
接口技术中我们需用到CPU的引脚信号： 连接I/O接口芯片，连接存储器芯片——CPU各 个引脚有何作用？输出什么信号？当连接存储器 （或I/O接口）芯片时如何连接？…… 都需我们熟悉CPU的引脚信号Î
ALE (QS0)
AD0
ALE(QS0)
INTA (QS1)
NMI
INTA(QS1)
TEST
INTR
TEST
READY
CLK
READY
RESET
地
RESET
8086/8088外部引脚图（括号内为最大模式时引脚名） MN/MX
地
Vcc(5V)
AD14
AD15
8086/8088CPU是双列直插式
芯片， 共有40条引脚;
（3）控制总线
地 AD14
Vcc(5V) AD15
②RD读控制引脚（32脚，