当前位置：文档之家 › 基于FPGA的CIC滤波器的设计与实现

基于FPGA的CIC滤波器的设计与实现

  • 格式：pdf
  • 大小：177.95 KB
  • 文档页数：3

设输 入序列 为 （ ｍ） ， 输 出序 列为 Ｙ （ ｍ） ， 若输 入
采样 率为＿ 厂 ＝１ ／ Ｔ ， 输 出采 样率为＿ 厂 ＝ ， ／ 。内插后 的序
列为
以单级 Ｃ Ｉ Ｃ抽 取 滤 波器 为例 ， 积分 部 分 的积 分
程 为
Ｉ Ｒ滤波器 ， 并且反 馈系数为 １ ， 状态 方 ｙ （ ｍ ） ： ｆ （ 予 ） ， ， ＝ ０ ， ± ， ， ± ２ ， ， … （ ） 器是单 级点 的 Ｉ
符合设计 的要 求 。故 在 系统 中根据 需要 而设 计信 号 的速率非常重 要 ， 而通 过 内插 和抽取 就可 以改变数 字 信号 的速率 ， 故研 究 内插 和抽 取 对 于 软 件 无 线 电 的
设计 非常 有 必 要 。运 用 内插 和抽 取 的 就是 多 速 率 滤波 器 … ， 这 种 常 用 的多 速 率 滤 波 器 有 Ｃ Ｉ Ｃ 滤 波 器、 Ｈ Ｂ滤 波 器 、 Ｆ Ｉ Ｒ滤 波器 。本 文设 计 的是 Ｃ Ｉ Ｃ滤
■
（ Ｇ ｕ ｉ ｌ ｉ ｎ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ｏ ｆ Ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ， Ｇ ｕ ｉ ｌ ｉ ｎ Ｇ ｕ ａ ｎ ｇ ｘ ｉ ５ ４ １ ０ ０ ４， Ｃ ｈ ｉ ｎ ａ ）
【 Ａ ｂ ｓ ｔ ｒ ａ ｃ ｔ 】 Ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍ ｐ ｌ ｅ ｍ ｅ ｎ ｔ ａｒ ａ ｔ ｏ ｒ ｃ ｏ ｍ ｂ（ Ｃ Ｉ Ｃ ） ｉ ｆ ｌ ｔ ｅ ｒ ａ ｒ ｅ ｄ ｅ ｓ ｃ ｒ ｉ ｂ ｅ ｄ ． Ｔ ｈ ｅ ｖ ｅ ｉ ｆ ｌ ｏ ｇ ｌ ａ ｎ ｇ ｕ ａ ｇ ｅ
２ 内插 理论
内插是指为 了提升信号 的采样率 ， 在 已知序列
（ ｍ） 的相邻 采样点之 间等间距地插入 （ 卜－ １ ） 个 ０值
点， 其中 ， 为内插 因子 ， 是一 个 大 于 １的整 数 。实现 这一 过程 的系统 就称 为 Ｉ 一内插器 ｊ 。
Ｃ Ｉ Ｃ滤波器 是无线通信 中的常用模 块 ， 一般 用于 Ｄ Ｄ Ｃ和 Ｄ Ｕ Ｃ系统 。随着 无 线 通 信 中数 据 传 输率 的
【 ０ ， 其他
Ｙ （ ｍ）＝ Ｙ （ ， ｎ一１ ）＋ （ ｍ） （ ３ ）
Ｉ ６ ６ ｌ ２ ０ １ ３ ￣３ ７ 卷 第 ２ 期
一 膏 投 ■ 投 稿 网址 ： ｈ ｔ ｔ ｐ ： ／ ／ Ａ ｕ ｄ ｉ ｏ Ｅ １
■一 技■
口ｄ ｆ ｉ ｏ ｆ ４ ● ● ｒ ｉ ａ ８
疆咖
【 Ｋ ｅ ｙ ｗ ｏ ｒ ｄ ｓ 】 ｃ ａ ｓ ｃ ａ ｄ ｅ ｉ ｎ ｔ ｅ ｇ ｒ ａ ｔ ｏ ｒ ｃ ｏ ｍ ｂ（ Ｃ Ｉ Ｃ ） ｉ ｆ ｌ ｔ ｅ ｒ ； Ｆ Ｐ Ｇ Ａ ； ｓ ｏ ｔ ｆ ｗ ａ ｒ ｅ ｒ ａ ｄ ｉ ｏ
１ 引言
近年来 ， 过采样和 ∑ 一△调制广泛运 用在数字 音
数 字 信 号 处 理
６ ６ 圈０ Ｓ６ 响 囿０ ⑥＠ ＠岛 ｓ６
基于 Ｆ Ｐ ＧＡ 的 Ｃ Ｉ Ｃ 滤 波 器 的 设 计 与实 现
徐 艳． 田 克 纯
・ 实 用 技 术 ・
（ 桂 林 电子科 技 大 学 ， 广西
桂林
５ ４ １ ０ ０ ４ ）
【 摘 要 】介 绍 了积分级联 梳状 滤波器 的设 计和 实现 ， 并运 用 Ｖ ｅ ｒ ｉ ｌ ｏ ｇ语言在 Ｆ Ｐ Ｇ Ａ上进 行 了仿真 ， 给 出 了仿真
波器。
的系统就称为 Ｌ一抽取器 。 设 输入 序列为 （ ｍ） ， 输 出序 列为 （ ｍ） ， 若输 入
采样率为厂＝ １ ／ Ｔ ， 输出采样率 为 ＝１ ／ （ Ｌ Ｔ ） 。内插 后 的序列为
Ｙ （ ｍ）＝ （ ｍ Ｌ ） （ ２ ）
４ Ｃ Ｉ Ｃ滤 波器理论
４ ． １ 单级 Ｃ Ｉ Ｃ滤 波器
３ 抽取 理论
抽取是 指 为 了降 低信 号 的采 样率 ， 在 已知 序 列 （ ｍ） 的原 始采样点 之间 每隔 （ Ｌ一１ ） 个取 一 个 ， 其 中
为抽取 因子 ， 是一个大 于 １的整数 。实现这 一过 程
频、 语 音处理等领域 。但它对系统 中不同的模块有着
不同的信号速率要 求 ， 调制和解调后 的速率可能不 太
结论， 实 验结果 表 明 Ｃ Ｉ Ｃ滤 波 器 结 构 简 单 ， 该 方案切 实有 效和 可行。
【 关键词 】积分 级联梳状滤波器 ； Ｆ Ｐ Ｇ Ａ ； 软件无 线电 【 中图分类号 】 Ｔ Ｎ ９ １ １ 【 文献标志码 】 Ａ
Ｄｅ ｓ ｉ ｇ ｎ ａ ｎｄ Ｉ ｍｐ ｌ ｅ ｍｅ ｎｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ ＣＩ Ｃ Ｆｉ ｌ ｔ ｅ ｒ Ｂａ ｓ ｅ ｄ ｏ ｎ ＦＰＧ Ａ ＸＵ Ｙａ ｎ， ＴＩ ＡＮ Ｋｅ ｃ ｈｕ ｎ
增加 ， 它的应 用变得尤为重 要 。Ｃ Ｉ Ｃ滤波器 最重 要 的
特点在 于结构简单 ， 没有乘法 器 ， 只有加法器 、 积分器 和寄存 器 ， 适合工作在 高采样率 的情况 下 。Ｃ Ｉ Ｃ滤波
器 由积 分部分和 梳状部 分组 成 』 。单级 Ｃ Ｉ Ｃ滤 波器
的结构 如 图 １ 所示 。
数 字 信 号 处 理
ｉ ｓ ｕ ｓ ｅ ｄ ｔ ｏ ｓ ｉ ｍｕ ｌ ａ ｔ ｅ ｉ ｎ Ｆ Ｐ ＧＡ，ａ ｎ ｄ ｔ ｈ ｅ ｆ ｅ ａ ｓ ｉ ｂ ｉ ｌ ｉ ｔ ｙ ａ ｎ ｄ ｅ ｆ ｆ ｅ ｃ ｔ ｉ ｖ ｅ ｎ ｅ ｓ ｓ ｏ ｆ ｔ ｈ ｅ ｓ ｃ ｈ ｅ ｍｅ ａ ｒ ｅ ｖ ｅ ｒ ｉ ｉ ｆ ｅ ｄ ．

合集下载

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现摘要：为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点，给出一种改进型CIC 滤波器。

该滤波器在采用COSINE 滤波器提高阻带特性的基础上，级联了一个SINE 滤波器，补偿了其通带衰减。

硬件实现时，采用新的多相分解方法结合非递归结构，不仅大大减少了存储单元数量，还使电路结构更加规则。

经仿真和FPGA 验证，改进型CIC 滤波器使用较少硬件，实现了阻带衰减100．3 dB，通带衰减仅为O．000 1 dB 。

关键词：CIC 抽取滤波器；COSINE 滤波器；SINE 滤波器；设计优化；FPGA抽取滤波器是∑－△模／数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器，用以实现抽取和低通滤波。

其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR 滤波器相比，节约了硬件开销。

经过仿真，抽取率为32 的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。

为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)。

但经过CIC 降频滤波系统降频后会产生信号混叠现象，并且主瓣曲线不平，需要用新的算法或新结构来修正改善这些特性。

1 CIC 抽取滤波器原理经典的抽取滤波器为Hogenauer CIC 滤波器，其传输函数表达式为：式中：参数M 为降频因子，决定了CIC 的通带大小；K 为滤波器的阶数，对阻带衰减起到加深作用。

频率响应为：滤波电路由积分模块与差分模块组成，根据置换原则将抽取因子提到差分模块之前，使其工作在较低频率，并节省了M-1 个存储单元，框图如图1 所示。

CIC插值滤波器的FPGA设计与实现

CIC插值滤波器的FPGA设计与实现

CIC插值滤波器的FPGA设计与实现摘要：基于多速率信号处理原理，设计了用于下变频的CIC插值滤波器，由于CIC 滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现，所以本文分析了CIC滤波器的原理，性能及影响参数，借助MATLAB设计符合系统要求CIC 滤波器，并利用Modelsim软件建模仿真，验证CIC滤波器性能是否达到要求。

（一）CIC滤波器基本原理A．CIC滤波器的基本单元CIC滤波器主要由积分滤波Integrator和梳状滤波Comb两个基本单元部分构成。

典型的CIC滤波器的结构，它由两个基本单元I(积分滤波器)和C（梳状滤波器）级联构成。

本设计主要针对插值滤波器，所以插值滤波器的结构示意图如图1-1所示：图 1-1 3级级联的CIC插值滤波器结构示意图积分器和梳状滤波器之间是一个采样率转换器，对于CIC插值器而言，它完成在每一个样值后补上R-1个0值的工作，，对于CIC抽取器来说，它完成在实际的抽取工作，每R个样值中取样一个。

R（插值倍数）,M（延迟因子，一般取1或者2）以及N（级联级数）是影响CIC 滤波器的三个参数，它们的值需根据通带性能的需求而设定。

（二）CIC插值滤波器的设计流程根据CIC滤波器的原理，本设计的流程如图2-1所示：图2-1 CIC 插值滤波器的设计流程图（三）模型的建立和测试A ．位宽策略对于数字滤波器，一个不得不考虑的问题是为防止溢出每一级所需的位宽。

对于抽取器来说，CIC 滤波器的输出增益为(*)NG R M = （3-1）所以，在全精度的情况下，最后一级输出的位宽为2log (*)out in B B N R M =+ （3-2）其中in B 表示输入数据的宽度，为了保证精度，每一个积分器和梳状滤波器的输入输出位宽都为out B 。

对于插值器而言，输出增益为212,1,2,....2(*)/,1, 2......2i i N i N i N G R M R i N N N --⎛⎫== ⎪ ⎪=++⎝⎭ （3-3）因此，第i 级为避免溢出所需要的位宽为2log ()i in i W B G =+ （3-4）最后一级输出位宽为22log (*)log out in B B N R M R =+- （3-5）在实际当中，当差分延时M=1时，为保证稳定，所有积分器的位宽在理论值的基础上加一。

基才FPGA的DDC中CIC滤波器的设计

基才FPGA的DDC中CIC滤波器的设计


单 级 ＣＩＣ 滤 波 器 的 频 率 响 应 为 ：
Ｈ （ｅ ）＝ＤＭ ·Ｓｎ（
）·ｓ旷ｔ（ ）
（２）
式 中 ，Ｓａ（ｘ）＝ｓｌ 为 抽 样 函 数 ，且 Ｓａ（０）＝１，所 以 ＣＩＣ
滤波 器 在 ｔｏ＝０处 的 幅 值 为 Ｄ，即 Ｈ（ｅ。）＝Ｄ 。
０－２￣／Ｄ的 区 间为 ＣＩＣ滤 波器 的主瓣 ，而 其 他 区 １９成为 旁
ＸＩＡＯ Ｒｕｉ—ｃｈｕａｎ，ＬＩＵ Ｙａｎ—ｐｉｎｇ，ＰＥＮＧ Ｃｈｅｎｇ—ｇｏｎｇ
（Ｓｃｈｏｏｌ ｏｆＩｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｈｅｂｅｉ Ｕｎｉｖｅｒｓｉｔｙ ｏ ｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｔｉａｎｊｉｎ ３００４０１，Ｃｈｉｎａ）
Ａ ｂｓｔｒａｃｔ：Ｔｈｉｓ ａｒｔｉｃｌｅ ｄｅｓｃｒｉｂｅｓ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ＣＩＣ ｆ ｉｌｔｅｒ ｂａｓｅｄ ｏｎ ｔｈｅ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ｔｈｅｏｒｙ．Ｔｈｉｓ ａｒｔｉｃｌｅ ｆ ｉｒｓｔ ａｎａ ｌ ｙｓｅｓ ｔｈｅ ｔｈｅｏｒ ｙ ａｎｄ ｔｈｅ ｐａｒａｍｅｔｅｒｓ ｏｆ ｔｈｅ ｆｉｌｔｅｒ．Ｔｈｅｎ ｄｅｓｉｇｎ ｔｈｅ ＣＩＣ ｆ ｉｌｔｅｒ ｍｅｅｔ ｔｈｅ ｓｙｓｔｅｍ ｒｅｑｕｉｒｅｍｅｎｔｓ ｗｉｔｈ Ｍ ａｔｌａｂ．Ｉｎ ｔｈｅ ｅｎｄ，ｗｅ ｃａｒｒｉｅｓ ｏｕｔ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｔｈｅ ＣＩＣ ｆｉｌｔｅｒ ｗｉｔｈ ＦＰＧＡ ． Ｋｅｙ ｗｏｒｄｓ：ＤＤＣ；ＣＩＣ ｆｉｌｔｅｒ；ＩＳＯＰ ｆｉｌｔｅｒ；ＦＰＧＡ
（４）
单 极 ＣＩＣ滤 波 器 的旁 瓣 电 平 是 比较 大 的 ，只 比 主 瓣 低
１３．４６ ｄＢ，只 也 就 是 意 味 着 阻 带 衰 减 很 差 ，一 般 难 以 满 足 实 用
基于FPGA的CIC滤波器的设计与仿真

基于FPGA的CIC滤波器的设计与仿真

基于FPGA的CIC滤波器的设计与仿真作者：欧阳丹李璋来源：《数字化用户》2014年第01期【摘要】基于积分级联梳状（CIC）滤波器的工作原理，应用verilog HDL语言及Quartus II软件，通过引入分频器可以分别实现多级CIC抽取滤波器和多级CIC插值滤波器的功能，且能改变CIC滤波器的抽取率和插值率。

并对仿真结果进行分析，验证了该设计方法的可靠性和可行性。

【关键词】CIC；分频器；FPGA；Quartus II在数字信号处理中，随着采样速率的不断提高，采样之后的数据流速率会变的很高，这就会导致在后面的信号处理中的速度跟不上数据流速率。

实现采样后速率的改变（抽取与内插）的关键问题是怎样实现一个满足抽取或内插（抗混叠）要求的数字滤波器。

该滤波器性能的好坏直接影响采样后速率变换的效果及实时处理能力。

积分级联梳状（CIC）滤波器就是一种被广泛应用于软件无线电中实现抽取或插值的滤波器。

由于它结构简单，没有乘法器，只有加法器、积分器和寄存器，因此在高速率不宜进行过多乘法运算的系统中，相对于普通的FIR滤波器来说具有较大的优势。

本文介绍的设计方法可以方便的实现CIC抽取滤波器与插值滤波器之间的转换，并能根据要求改变相应的抽取速率和插值速率。

一、 CIC滤波器的结构和工作原理CIC滤波器是一种基于零极点相抵消的FIR滤波器，由图可知它包括三个基本组成部分：积分器、抽取器和梳状滤波器，如图1-1和图1-2所示，积分部分的积分器是单极点的IIR滤波器，并且反馈系数为1，也可看成是累加器，根据Z变化，积分器的传输函数为，梳状滤波器是一个对称的FIR滤波器。

其传输函数为，式中，D是设计参数，称为微分延迟，则一个多级CIC滤波器的传递函数为。

二、 CIC滤波器的设计方案设计的CIC滤波器原理方框图，它包含分频器fre_div，CIC抽取滤波器cic_cq，CIC插值滤波器cic_cz三个部分，通过控制分频器的E端口，可控制CIC抽取滤波器和CIC插值滤波器的选取，当E=1’b1时，CIC抽取滤波器选通；当E=1’b0时，CIC插值滤波器选通。