【开题报告】基于FPGA的CIC滤波器的设计与仿真

CIC插值滤波器的FPGA设计与实现摘要：基于多速率信号处理原理，设计了用于下变频的CIC插值滤波器，由于CIC 滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现，所以本文分析了CIC滤波器的原理，性能及影响参数，借助MATLAB设计符合系统要求CIC 滤波器，并利用Modelsim软件建模仿真，验证CIC滤波器性能是否达到要求。

（一）CIC滤波器基本原理A．CIC滤波器的基本单元CIC滤波器主要由积分滤波Integrator和梳状滤波Comb两个基本单元部分构成。

典型的CIC滤波器的结构，它由两个基本单元I(积分滤波器)和C（梳状滤波器）级联构成。

本设计主要针对插值滤波器，所以插值滤波器的结构示意图如图1-1所示：图 1-1 3级级联的CIC插值滤波器结构示意图积分器和梳状滤波器之间是一个采样率转换器，对于CIC插值器而言，它完成在每一个样值后补上R-1个0值的工作，，对于CIC抽取器来说，它完成在实际的抽取工作，每R个样值中取样一个。

R（插值倍数）,M（延迟因子，一般取1或者2）以及N（级联级数）是影响CIC 滤波器的三个参数，它们的值需根据通带性能的需求而设定。

（二）CIC插值滤波器的设计流程根据CIC滤波器的原理，本设计的流程如图2-1所示：图2-1 CIC 插值滤波器的设计流程图（三）模型的建立和测试A ．位宽策略对于数字滤波器，一个不得不考虑的问题是为防止溢出每一级所需的位宽。

对于抽取器来说，CIC 滤波器的输出增益为(*)NG R M = （3-1）所以，在全精度的情况下，最后一级输出的位宽为2log (*)out in B B N R M =+ （3-2）其中in B 表示输入数据的宽度，为了保证精度，每一个积分器和梳状滤波器的输入输出位宽都为out B 。

对于插值器而言，输出增益为212,1,2,....2(*)/,1, 2......2i i N i N i N G R M R i N N N --⎛⎫== ⎪ ⎪=++⎝⎭ （3-3）因此，第i 级为避免溢出所需要的位宽为2log ()i in i W B G =+ （3-4）最后一级输出位宽为22log (*)log out in B B N R M R =+- （3-5）在实际当中，当差分延时M=1时，为保证稳定，所有积分器的位宽在理论值的基础上加一。

基于FPGA的CIC滤波器的设计与仿真作者：欧阳丹李璋来源：《数字化用户》2014年第01期【摘要】基于积分级联梳状（CIC）滤波器的工作原理，应用verilog HDL语言及Quartus II软件，通过引入分频器可以分别实现多级CIC抽取滤波器和多级CIC插值滤波器的功能，且能改变CIC滤波器的抽取率和插值率。

并对仿真结果进行分析，验证了该设计方法的可靠性和可行性。

【关键词】CIC；分频器；FPGA；Quartus II在数字信号处理中，随着采样速率的不断提高，采样之后的数据流速率会变的很高，这就会导致在后面的信号处理中的速度跟不上数据流速率。

实现采样后速率的改变（抽取与内插）的关键问题是怎样实现一个满足抽取或内插（抗混叠）要求的数字滤波器。

该滤波器性能的好坏直接影响采样后速率变换的效果及实时处理能力。

积分级联梳状（CIC）滤波器就是一种被广泛应用于软件无线电中实现抽取或插值的滤波器。

由于它结构简单，没有乘法器，只有加法器、积分器和寄存器，因此在高速率不宜进行过多乘法运算的系统中，相对于普通的FIR滤波器来说具有较大的优势。

本文介绍的设计方法可以方便的实现CIC抽取滤波器与插值滤波器之间的转换，并能根据要求改变相应的抽取速率和插值速率。

一、 CIC滤波器的结构和工作原理CIC滤波器是一种基于零极点相抵消的FIR滤波器，由图可知它包括三个基本组成部分：积分器、抽取器和梳状滤波器，如图1-1和图1-2所示，积分部分的积分器是单极点的IIR滤波器，并且反馈系数为1，也可看成是累加器，根据Z变化，积分器的传输函数为，梳状滤波器是一个对称的FIR滤波器。

其传输函数为，式中，D是设计参数，称为微分延迟，则一个多级CIC滤波器的传递函数为。

二、 CIC滤波器的设计方案设计的CIC滤波器原理方框图，它包含分频器fre_div，CIC抽取滤波器cic_cq，CIC插值滤波器cic_cz三个部分，通过控制分频器的E端口，可控制CIC抽取滤波器和CIC插值滤波器的选取，当E=1’b1时，CIC抽取滤波器选通；当E=1’b0时，CIC插值滤波器选通。

基于FPGA的CIC滤波器的优化设计李怡琳;肖顺文;易欢;杨湲【摘要】针对在数字下变频系统中单独应用CIC滤波器实现抽取滤波时,因高阶CIC滤波器通带衰减过大的问题,在原有的CIC滤波器后级联一补偿滤波器以达到降低采样率,防止频率混叠的目的.仿真结果表明,改进后的CIC滤波器通带波纹数减少,通带衰减降幅明显.%This paper talks about the problem of large passband attenuation caused by the high order of CIC filter when it is individually applied in the DDC system to achieve decimation and filtration.Because of that,a compensation filter is attached to the original CIC filter to reduce the sampling rate and avoid aliasing frequency.The simulation results show that the improved CIC filter has much fewer ripples and the passband attenuation is obviously decreased.【期刊名称】《西华师范大学学报（自然科学版）》【年(卷),期】2017(038)001【总页数】5页(P106-110)【关键词】FPGA;数字下变频;CIC滤波器;ISOP滤波器【作者】李怡琳;肖顺文;易欢;杨湲【作者单位】西华师范大学电子信息工程学院,四川南充 637009;西华师范大学电子信息工程学院,四川南充 637009;西华师范大学电子信息工程学院,四川南充637009;西华师范大学电子信息工程学院,四川南充 637009【正文语种】中文【中图分类】TN92软件无线电中的数字接收机前端所接收到的数字信号由于高频采样，数据量较大，所以对数据进行采样后的处理就显得尤为重要。

FPGA的CIC滤波器的设计1.原理概述CIC滤波器由差分器、积分器和组合器三部分组成，可有效实现信号的重采样和滤波功能。

其基本原理是将输入信号通过差分器进行差分运算，然后经过积分器进行累积运算，最后通过组合器实现滤波和重采样。

CIC滤波器的特点是具有高的通带增益和截止频率，且不需要乘法器和存储器，适合在FPGA中实现。

2.设计步骤(1)确定CIC滤波器的设计参数，包括增益因子、积分阶数、截止频率等。

(2)根据设计参数计算滤波器的结构参数，包括输入和输出数据宽度、积分器的阶数和阶间差值等。

(3)根据计算结果，设计CIC滤波器的硬件结构，包括差分器、积分器和组合器的实现方法。

(4) 使用HDL语言（如Verilog或VHDL）编写FPGA的CIC滤波器的代码，同时进行功能仿真和波形仿真。

(5)在FPGA开发板上进行综合、布局布线和验证，实现CIC滤波器的硬件设计。

3.设计关键技术(1)差分器设计：差分器实现差分运算，可以简单采用异或门或加减器实现。

需要注意输入信号的幅度范围和差分器的输出范围。

(2)积分器设计：积分器实现累积运算，需要考虑积分阶数、数据宽度和溢出等问题。

可以采用寄存器与加法器的串行或并行结构实现。

(3)组合器设计：组合器实现滤波和重采样功能，需要根据设计参数确定组合器的截止频率和增益系数。

可以采用多级组合器结构实现。

(4)输入输出接口设计：FPGA的CIC滤波器需要与外部系统进行数据交换，因此需要设计合适的输入输出接口，包括数据接口、时钟接口和控制接口等。

4.实现优化技术(1)折叠积分器：为了减少资源占用和延迟，可以采用折叠积分器结构，将多级积分器合并为一个积分器实现。

(2)级联结构：为了增加滤波器的阶数和降低截止频率，可以采用级联结构，将多个CIC滤波器级联实现。

(3)变系数设计：为了实现可调节的滤波参数，可以设计可变系数的CIC滤波器，在运行时动态调整增益因子和积分阶数。

综上所述，FPGA的CIC滤波器设计是一项复杂的数字信号处理任务，需要深入理解CIC滤波器的原理和设计方法，结合FPGA的硬件实现技术进行设计和优化。

基于FPGA的CIC滤波器的设计与实现
徐艳;田克纯
【期刊名称】《电声技术》
【年(卷),期】2013(037)002
【摘要】介绍了积分级联梳状滤波器的设计和实现,并运用Verilog语言在FPGA 上进行了仿真,给出了仿真结论,实验结果表明CIC滤波器结构简单,该方案切实有效和可行.
【总页数】3页(P66-68)
【作者】徐艳;田克纯
【作者单位】桂林电子科技大学,广西桂林541004;桂林电子科技大学,广西桂林541004
【正文语种】中文
【中图分类】TN911
【相关文献】
1.基于FPGA的DDC中CIC滤波器的设计 [J], 肖瑞川;刘艳萍;彭成功
2.基于FPGA的CIC滤波器的优化设计 [J], 李怡琳;肖顺文;易欢;杨湲
3.基于FPGA的CIC滤波器设计 [J], 高红梅
4.基于FPGA的CIC滤波器优化设计与实现 [J], 许彦辉;年夫顺;张超
5.基于FPGA的多级CIC滤波器的设计与实现 [J], 王璞;张玉明;田野;张坤;杨军因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA的CIC滤波器设计高红梅【摘要】CIC滤波器是一种结构简单、规整,占用存储量小的滤波器,是高速抽取和插值系统中非常有效的单元.本文在分析CIC滤波器原理的基础上,采用常规方法完成该四级滤波器的设计,在Quartus II软件上进行了仿真并在FPGA上进行了硬件实现.结果表明CIC内插滤波器可以在采点较少的输入信号中加入一系列的数可以使波形的输出更加的完善,提高了采样速率,适用于高速多速率信号处理系统.【期刊名称】《广东通信技术》【年(卷),期】2019(039)001【总页数】5页(P25-28,35)【关键词】软件无线电;CIC滤波器;数字下变频;现场可编程门阵列(FPGA)【作者】高红梅【作者单位】诺基亚上海贝尔软件有限公司【正文语种】中文1 引言在软件无线电中，数字线变频器接收经过高速采样的中频数字信号，将所需的频带下变到基带。

它一般位于信号处理链的前端，靠近A/D。

它主要由数字振荡器、数字乘法器、数字滤波器三部分组成[1-3]。

DDC（ Digital Down Converter，数字下变频）中数字滤波器的主要作用是抽取、低通滤波，一般由FIR滤波器实现。

但FIR滤波器需要大量的乘法器，且一般DDC中的采样速率很高，因此FIR滤波器需要工作在很高的频率，使用资源多、功耗大。

鉴于此，当前的专用DDC芯片中，一般采用了一种高效的滤波器---CIC滤波器作为第一级滤波器，实现抽取、低通滤波；第二级则采用一般的FIR或FIR实现的特殊滤波器，此时它们工作在较低的频率下，且滤波器的参数得到了优化，因此更容易以较低的阶数实现，节省资源，降低功耗[4-6]。

CIC(Cascade Integrator Comb) Filter，即级联积分梳状滤波器，是一种在多速率信号处理中广泛应用的高效抽取或内插滤波器。

它具有只需加法器,不需要乘法器,运算速度快,易于工程实现等特点。

本文在研究CIC滤波器基本原理的基础上，重点研究CIC滤波器设计方法，分析CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响，并通过QuartusII软件仿真CIC滤波器，在FPGA芯片中实现该功能。

基于 FPGA 的数字滤波器设计与实现引言：数字滤波器是现代信号处理的重要组成部分。

在实际应用中，为了满足不同信号处理的需求，数字滤波器的设计与实现显得尤为重要。

本文将围绕基于 FPGA的数字滤波器的设计与实现展开讨论，介绍其工作原理、设计方法以及优势。

同时，还将介绍一些实际应用场景和案例，以展示基于 FPGA 的数字滤波器在实际应用中的性能和效果。

一、数字滤波器的基本原理数字滤波器是一种将输入信号进行滤波处理，改变其频谱特性的系统。

可以对频率、幅度和相位进行处理，实现信号的滤波、去噪、增强等功能。

数字滤波器可以分为无限脉冲响应滤波器（IIR）和有限脉冲响应滤波器（FIR）两种类型。

IIR滤波器是通过递归方式实现的滤波器，其输出信号与过去的输入信号和输出信号相关。

FIR滤波器则是通过纯前馈结构实现的，其输出信号仅与过去的输入信号相关。

两种类型的滤波器在性能、复杂度和实现方式上存在一定差异，根据具体的应用需求选择适合的滤波器类型。

二、基于 FPGA 的数字滤波器的设计与实现FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，通过可编程逻辑单元（PLU）、可编程连线（Interconnect）和可编程I/O（Input/Output）实现。

其可编程性使得 FPGA 成为数字滤波器设计与实现的理想平台。

1. FPGA的优势FPGA具有以下几个优势，使得其成为数字滤波器设计与实现的首选平台：灵活性：FPGA可以根据设计需求进行自定义配置，可以通过修改硬件逻辑来满足不同应用场景的需求。

可重构性：FPGA可以重复使用，方便进行修改和优化，减少芯片设计过程中的成本和风险。

高性能：FPGA具有并行处理的能力，可以实现多通道、高速率的实时数据处理，满足对于实时性要求较高的应用场景。

低功耗：FPGA可以进行功耗优化，通过减少冗余逻辑和智能布局布线来降低功耗。

2. 数字滤波器的实现方法基于 FPGA 的数字滤波器的实现方法主要有两种：直接法和间接法。

毕业设计开题报告电子信息工程基于FPGA的CIC滤波器的设计与仿真一、综述本课题国内外研究动态，说明选题的依据和意义基于多速率信号处理原理，设计了用于下变频的CIC抽取滤波器，由于CIC滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现。

滤波器的结构简单, 需要的存储量小, 是被证明在高速抽取和插值系统中非常有效的单元。

随着数字信号处理算法的不断优化，数字信号处理器（Digital Signal Processors, DSPs）性能的不断提高，数字信号处理技术越来越被广泛地应用在各个领域。

数字信号处理技术正朝着高速高性能方向发展，因此这对数字信号处理的手段和工具也提出了更高的要求。

随着现场可编程门阵列（Field Programmable Gate Array, FPGA）制造工艺的不断改进，其集成度和性能的不断提高，采用FPGA对数字信号进行处理越来越受到重视。

与DSP相比，FPGA有着不可比拟的优势。

一方面，与DSP靠程序指针来运行程序相比，FPGA 执行算法的本质是靠电路并行执行的，因此在同样的时钟频率下，使用FPGA完成数字信号处理算法要比使用DSP快得多。

另一方面，由于FPGA编程灵活，资源可重新配置，使得在实现数字信号处理时更加灵活，成本更低。

因此，FPGA性能的不断提高，能够满足未来复杂数字信号高速实时处理的要求。

用FPGA设计滤波器，无非是是设计一些乘累加单元，其滤波器的各种特性即滤波参数可以通过MATLAB仿真获得。

所以首先要做的是确定你滤波器的设计要求，在MATLAB中仿真设计出该滤波器，从而导出滤波器系数，才能在FPGA中使用。

CIC滤波器由于其无需乘法器以及结构特殊，在移动电视直放站的数字信号处理中，可以高效地胜任抽取滤波的任务。

然而C1C滤波器也有缺陷，一者通带下垂严重，二者信号折叠带衰减不充分，而且此两者难以兼顾。

RS修正法和Kaiser—Hamming补偿法联合使用于CIC滤波器的改进技术中，有效地解决了该问题。