系统芯片与片上通信结构

三种常用SoC片上总线的分析与比较作者：李瑞张春元罗莉来源：国防科技大学发表时间：2006-02-22内容摘要随着集成电路设计技术的发展，在片上系统（SoC）中，越来越多地使用各种功能IP核部件构成系统。

总线是这些部件连接的主要方式，目前有数家公司和组织研发了多种面向SoC设计的总线系统。

本文介绍SoC中常用的三种片上总线AMBA、Wishbone和Avalon，分析和比较其特性，并针对其不同的特点阐述其使用范围。

引言 嵌入式系统是当今计算机工业发展的一个热点。

随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。

如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大的、完整的系统，这就是我们通常所说的片上系统SoC （System on Chip）。

由于功能完整，SoC逐渐成为嵌入式系统发展的主流。

相比板上系统，具有许多优点：SoC ①充分利用IP技术，减少产品设计复杂性和开发成本，缩短产品开发的时间； ②单芯片集成电路可以有效地降低系统功耗； ③减少芯片对外引脚数，简化系统加工的复杂性； ④减少外围驱动接口单元及电路板之间的信号传递，加快了数据传输和处理的速度； ⑤内嵌的线路可以减少甚至避免电路板信号传送时所造成的系统信号串扰。

SoC的设计过程中，最具特色的是IP复用技术。

即选择所需功能的IP（给出IP定义）核，集成到一个芯片中用。

由于IP核的设计千差万别，IP核的连接就成为构造SoC的关键。

片上总线（On-Chip Bus，OCB）是实现SoC中IP核连接最常见的技术手段，它以总线方式实现IP核之间数据通信。

与板上总线不同，片上总线不用驱动底板上的信号和连接器，使用更简单，速度更快。

一个片上总线规范一般需要定义各个模块之间初始化、仲裁、请求传输、响应、发送接收等过程中驱动、时序、策略等关系。

龙源期刊网
ＳＯＣ设计中的片上通信体系结构研究
作者：王光
来源：《现代电子技术》2009年第17期
摘要：以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SOC)技术，是目前超大规模集成电路和嵌入式电子产品设计的主流。

SoC中各IP核之间的片上通信体系结构是SoC设计关键技术之一，同时对SoC的性能起着至关重要的作用。

提出一种SoC中的混合片上通信体系结构，该体系结构将传统的共享总线与片上网络相结合，既保留了片上共享总线面积小的优点，又具有片上网络的并行通信的优点。

此外，该混合片上通信还可以扩展到二维网络。

关键词：SoC；体系结构；交叉开关；IP核复用；并行通信。

0 引言随着国防军工、计算机和汽车电子产业的发展，电子产品和系统要求实现功能强、性能优、体积小、重量轻之特性，从当前电子产品及芯片发展的技术领域来考虑，实现该功能的电子产品有两种方式：其一，从芯片设计角度出发，依赖于 SoC 片上系统芯片设计及制造技术的发展和推进；其二，从芯片封装技术的角度考虑，依赖于近年来逐步发展和成熟起来的先进封装技术的支持。

SoC（System on Chip）片上系统是芯片研发人员研究的主方向。

它是将多个功能模块进行片上系统设计，进而形成一个单芯片电子系统，实现电子产品小型化、多功能、高可靠的特征需求，是芯片向更高层次发展的终极目标；但是，SoC 片上系统需要多个功能模块工艺集成，同时涉及各功能模块电路的信号传输和处理，技术要求高，研发周期长，开发成本高，无法满足电子产品升级换代的快速更新。

基于以上产品需求，在混合集成电路 HIC（Hybrid integrated circuit）封装技术基础上，MCM（Multi-Chip Module）及 SIP （System in package）等微电子封装技术逐渐在此方向上获得突破，在牺牲部分面积等指标的情况下，形成单一的封装“芯片”，并且可快速实现相同功能的芯片量产，推动产品快速上市。

本文将介绍 SoC 片上系统的优势和产品快速更新需求的矛盾，为解决此矛盾，从封装技术角度出发，给出微电子封装技术发展的 3 个关键环节，即HIC、MCM 及 SIP，介绍了其各自封装技术的优缺点，阐释了 HIC、MCM 及 SIP 的相互关系，最终分析形成一套基本满足 SOC 片上系统功能且可快速开发组装形成批量产能的 SIP 封装技术，快速实现电子产品整机或系统的芯片级更新需求。

1 SoC 片上系统分析SoC 即系统级芯片，从狭义的角度讲，SoC 是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上；从广义的角度讲，SoC 是一个微小型系统。

IP核设计【摘录】摘要：从IP开发和集成两个方面入手，重点阐述了IP的基本特征，IP的设计流程及设计中的关键技术，IP集成的一般考虑及集成的关键技术，IP模块的评估与选择等，并探讨了国内IP技术发展的一些思路。

1 引言芯片设计业正面临着一系列的挑战：系统芯片SoC（System-on-a-Chip）已经成为IC业界的焦点，芯片性能越来越强，规模越来越大，开发周期越来越长，设计质量越来越难于控制，芯片设计成本越来越趋于高昂。

这种情形很像计算机界所面临的问题：计算机硬件处理能力飞速发展，而软件设计却受到越来越多的挑战，设计规模上不去，设计质量难于控制，设计周期无限延长……。

正是这种状况，导致了软件设计方法学在开放性、可移植性、面向等方面的深刻变革。

如今的软件工程，已经成为一门博大精深的科学，有很多系统的方法值得芯片设计业学习和借鉴。

根植于软件业面向设计模式的IP技术被认为是最有前途的方案，以解决当今芯片设计工业界所面临的难题。

本文从IP开发和集成两个方面入手，重点阐述了IP的基本特征，IP的设计流程及设计中的关键技术，IP集成的一般考虑及集成的关键技术，IP模块的评估与选择等，并探讨了国内IP技术发展的一些思路。

2 IP开发2.1 IP的基本特征IP的本质特征是可重用性，其通常必然满足以下基本特征：一是通用性好，二是正确性有100％的保证，三是可移植性好。

通用性好是指IP的功能在某一应用领域广泛通用，IP 的实现一般满足子功能可配置、甚至可编程的特点，如最常见的IP嵌入式CPU模块就具有非常好的通用性。

正确性有百分之百的保证是指IP的实现严格遵守一系列的可重用设计开发规范，IP的验证用例具有完备性，功能覆盖率、测试覆盖率都能够达到100％；并能够完全覆盖IP工作的临界条件，提供相应的大流量测试、随机性测试、甚至能够提供软硬件协同仿真的测试环境等。

可移植性好是指IP的实现如行为描述、网表、GDSII文件具有可移植性，其设计输入可以在不同的开发平台上重现；综合用批处理文件具有可移植性，IP的综合结果可以用不同的综合工具，在不同的综合库条件下正确重现；仿真用测试用例可重用，测试环境可以很方便的重现，IP的验证可以用不同的仿真器，在不同的仿真库条件下重现。

嵌入式系统中的片上系统设计与实现技术嵌入式系统是指将计算机技术与各种应用领域相结合，嵌入到具体的产品或设备中，并且能够完成特定任务的一种计算机系统。

在嵌入式系统中，片上系统（SoC）被广泛应用。

片上系统是指将计算机核心、存储系统、通信接口、外设、调度器等功能集成到一个芯片上，形成一个完整的计算机系统。

片上系统设计与实现技术是嵌入式系统开发中的核心内容，具有重要意义。

下面将详细介绍一些嵌入式系统中的片上系统设计与实现技术。

1. 硬件设计技术：片上系统的硬件设计是整个系统的基础，包括处理器核心的选择与设计、存储系统的设计、通信接口的设计、外设的设计等。

在选择处理器核心时，需要考虑功耗、性能、可编程性等因素；在设计存储系统时，需要根据应用需求选择合适的存储器类型，如RAM、Flash等，并合理设计存储器的组织结构；在设计通信接口时，需要根据数据传输的要求选择合适的接口类型，如UART、SPI、I2C等；在外设的设计中，需要根据具体应用需求选择适当的传感器、执行器等外设。

2. 软件设计技术：片上系统的软件设计是指针对具体应用需求，为系统开发相应的软件。

软件设计包括编写驱动程序、编写嵌入式操作系统、编写应用软件等。

在编写驱动程序时，需要充分了解硬件的特性和功能，充分利用硬件资源，提高系统性能；在编写嵌入式操作系统时，需要选择合适的操作系统，如Linux、RTOS等，并为系统开发相应的设备驱动程序和应用服务；在编写应用软件时，需要根据具体应用需求，设计相应的算法和实现。

3. 片上系统的布局与布线技术：片上系统中，各个功能模块需要相互连接，完成数据传输与处理。

布局与布线技术是指将各个模块在芯片上合理排布，并设计合理的连线。

在布局时，需要考虑各个功能模块之间的连接关系，尽量减少信号传输的路径长度，降低传输时延和功耗；在布线时，需要根据信号传输的特性，选择合适的线宽和线距，保证信号传输的质量。

4. 功耗优化技术：在嵌入式系统中，功耗是一个重要的性能指标。

集成电路的片上系统集成与设计技术手段集成电路（IC）是现代电子设备的核心组成部分，它通过将大量的微小电子元件，如晶体管、电阻、电容等，集成在一块小的硅片上，实现了复杂的功能。

随着科技的快速发展，集成电路的功能越来越强大，片上系统（System-on-Chip, SoC）的概念应运而生。

片上系统集成与设计技术手段成为集成电路领域的重要研究方向。

1. 片上系统集成片上系统集成是指将整个系统或多个系统集成在一块集成电路芯片上，从而实现各种功能。

这种集成方式可以大大缩小系统的体积，降低功耗，提高性能和可靠性。

SoC的集成度可以从简单的微处理器核心和几块模拟电路，到复杂的包含多个处理器核心、图形处理单元、数字信号处理器、存储器、接口等全功能系统。

2. 设计技术手段为了实现高集成度的片上系统，设计人员需要采用多种先进的设计技术手段：2.1 硬件描述语言（HDL）硬件描述语言是用于描述电子系统结构和行为的语言，如Verilog和VHDL。

通过使用HDL，设计人员可以在抽象层次上描述整个系统，而无需关心底层电路的具体实现。

这使得设计人员能够更加专注于系统的功能和性能，提高设计效率。

2.2 库和IP核心在片上系统集成过程中，利用已有的库和IP（Intellectual Property）核心可以大大缩短设计周期。

库提供了常用的模块，如乘法器、加法器等；IP核心则是预先设计好的模块，如处理器核心、DSP核心等。

通过复用这些模块和核心，设计人员可以快速构建复杂的片上系统。

2.3 综合和布局规划综合是将HDL描述转换为底层电路的过程。

在这个过程中，综合工具会考虑电路的性能、面积和功耗等因素，自动选择合适的电路实现。

布局规划则是确定电路在芯片上的位置和连接关系，其目标是优化电路的性能和功耗，同时满足面积和制造要求。

2.4 仿真和验证在设计过程中，需要进行多次仿真和验证，以确保设计的正确性和可靠性。

仿真是在软件层面上模拟电路的行为，验证则是通过测试芯片来验证电路的功能和性能。

电脑芯片分析中的片上网络设计与实现电脑芯片是现代科技的重要组成部分，它们在计算机领域的发展起到了举足轻重的作用。

而在电脑芯片的制造过程中，片上网络的设计与实现是一个关键环节。

本文将深入探讨片上网络的设计原理、实现方式以及相关技术的发展。

一、片上网络的设计原理片上网络是指在一个芯片上实现的网络结构，它由一系列的逻辑电路和通信结点组成，可以用来连接芯片上的不同功能模块。

片上网络的设计原理主要包括以下几个方面：1.1 芯片组成和模块划分在设计片上网络之前，首先需要对芯片进行整体的组成和模块划分。

芯片通常由处理器核心、存储器、输入输出接口等功能模块组成。

通过对芯片功能的分析和划分，可以确定片上网络需要连接的模块以及通信的需求。

1.2 网络拓扑结构的选择在设计片上网络时，需要选择合适的网络拓扑结构。

常见的网络拓扑结构包括总线结构、网络结构和集成结构等。

每种拓扑结构都有其自身的特点和适用范围，根据芯片的功能需求和性能要求，选择合适的拓扑结构对于片上网络的设计非常重要。

1.3 路由算法的设计片上网络的设计离不开路由算法的选择和设计。

路由算法决定了数据在网络中的传输路径，直接影响网络的性能和吞吐量。

在选择路由算法时，需要考虑网络的拓扑结构、数据通信的可靠性和效率等因素，以及芯片本身的资源和功耗限制。

二、片上网络的实现方式片上网络的实现方式多种多样，主要包括硬件实现和软硬件结合实现两种方式。

2.1 硬件实现硬件实现是指将片上网络的功能直接实现在芯片硬件中。

这种实现方式具有低时延、高并发和高可靠性的特点，但相对而言比较复杂和耗费资源。

硬件实现可以采用专用电路的方式，例如使用交换网络来实现。

另外，硬件实现还可以使用配置逻辑单元（FPGA）等可编程硬件设备来实现。

2.2 软硬件结合实现软硬件结合实现是指将片上网络的部分功能通过软件来实现，而将主要的数据通信等关键功能实现在硬件中。

这种实现方式兼顾了硬件实现的性能优势和软件实现的灵活性。

芯片设计中的片上系统设计方法研究与实现随着信息技术的快速发展，芯片设计变得越来越重要。

在芯片设计过程中，片上系统设计方法是一项关键任务。

本文将探讨片上系统设计方法的研究与实现，在不设计政治的前提下，深入介绍相关概念、方法和实践。

1. 片上系统设计方法概述片上系统（System on Chip，SoC）是一种将多个功能集成在一个芯片上的设计方法。

片上系统设计方法旨在实现高度集成、高性能、低功耗、低成本的芯片。

其设计是将处理器核、外围设备、存储器等功能模块集成在一个芯片上，实现功能的同时尽可能减小功耗和占用面积。

2. 黑箱设计与白箱设计在片上系统设计中，存在两种主要的设计方法：黑箱设计和白箱设计。

黑箱设计是一种模块化的设计方法，各功能模块相互独立，通过接口进行连接。

在黑箱设计中，各模块的实现细节对其他模块来说是透明的，只关注功能的输入和输出。

这种设计方法简化了设计过程，提高了设计效率，但在整合时可能出现接口不兼容等问题。

白箱设计是一种更细粒度的设计方法，将各模块的实现细节考虑在内。

在白箱设计中，设计者需要深入了解各个模块的实现，并在设计过程中进行优化和调整。

这种设计方法可以提高整体性能和灵活性，但对设计者的要求更高，也更加复杂。

3. 片上系统设计流程片上系统设计流程包括需求分析、体系结构设计、功能模块设计、验证和调试等环节。

需求分析阶段，设计者根据芯片功能的需求，进行功能和性能的分析。

这一阶段需要考虑功耗、面积、性能等要素，确定整体设计的目标和约束条件。

体系结构设计阶段，设计者将整体结构分成多个功能模块，确定各个模块之间的连接方式。

这一阶段需要对芯片功能的实现方式进行抽象和细化，确定各个模块的功能和接口。

功能模块设计阶段，每个模块的实现细节被具体化。

设计者需要设计各个模块的电路、逻辑和物理布局，确保每个模块的功能和性能达到预期。

验证和调试阶段，设计者对设计的芯片进行功能和性能的验证，并进行调试和优化。

DSP原理与应用技术-考试知识点总结第一章1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。

P2图1-1-12、TMS320系列DSPs芯片的基本特点：XXX结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。

3、XXX结构：是一种将程序指令储存和数据储存分开的储存器结构。

特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。

系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。

4、TMS320系列在XXX结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。

5、XXX结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。

6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。

解释：在4级流水线操作中。

取指令、指令译码、读操作数、执行操作可独立地处理，执行完全重叠。

在每个指令周期内，4条不同的指令都处于激活状态，每条指令处于不同的操作阶段。

7、定点DSPs芯片：定点格式工作的DSPs芯片。

浮点DSPs芯片：浮点格式工作的DSPs芯片。

（定点DSPs可以浮点运算，但是要用软件。

浮点DSPs 用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时间）、MAC时间（一次乘法和加法的时间）、FFT执行时间（傅立叶运算时间）、MIPS（每秒执行百万条指令）、MOPS（每秒执行百万次操作）、MFLOPS （每秒执行百万次浮点操作）、BOPS（每秒十亿次操作）。

电脑芯片分析中的片上系统设计与优化随着科技的快速发展，电脑芯片在现代电子产品中起着至关重要的作用。

而在电脑芯片设计的过程中，片上系统的设计与优化是一个不可忽视的环节。

本文将对电脑芯片分析中的片上系统设计与优化进行探讨。

一、片上系统设计的基本概念和原则片上系统（System-on-Chip, SoC）是将各种功能组件集成到一个芯片上的设计方案。

在电脑芯片的设计中，片上系统的设计是为了实现多种功能的集成和协同工作。

片上系统设计的基本概念和原则如下：1. 功能集成：片上系统的设计要将多种功能集成到一个芯片上，以提高电脑芯片的性能和效率。

2. 优化性能：在片上系统设计中，需要考虑如何通过合理的组件布局和连接方式来优化电脑芯片的性能。

3. 节约能耗：能耗是电脑芯片设计中一个重要的指标，片上系统设计应该考虑如何优化能耗，以延长电池寿命或提供更高的效能。

4. 高可靠性：片上系统的设计需要考虑如何提高电脑芯片的可靠性，以确保系统正常运行并避免故障。

二、片上系统设计的关键技术在电脑芯片分析中，片上系统设计的关键技术有很多，以下列举几种常见的技术：1. 组件选择和设计：片上系统的设计需要选择和设计各种功能组件，包括处理器核心、存储器、输入输出接口等。

这些组件的选择和设计要充分考虑功能需求和性能目标。

2. 性能优化：片上系统设计的一个关键问题是如何通过优化电路设计和信号传输路径来提高电脑芯片的性能。

例如，通过管道设计和流水线技术来提高指令执行效率。

3. 电源管理：电源管理是片上系统设计中的一个重要问题。

通过合理的电源设计和管理，能够提高电脑芯片的能效比，延长电池寿命，并减少不必要的能耗。

4. 效能与面积权衡：在片上系统设计中，效能与面积是一个常见的权衡问题。

优化设计需要在提高效能的同时，尽可能减小芯片的面积，以降低生产成本和减少功耗。

三、片上系统设计的挑战与发展趋势随着科技的不断进步，片上系统设计也面临着一些挑战和发展趋势：1. 多核心设计：随着计算需求的增加，现代电脑芯片往往需要多个处理器核心来满足性能要求。

片上系统SOC20世纪90年代初，电子产品的开发出现两个显著的特点：产品深度复杂化和上市时限缩短。

基于门级描述的电路级设计方法已经赶不上新形势的发展需要，于是基于系统级的设计方法开始进入人们的视野。

随着半导体工艺技术的发展，特别是超深亚微米（VDSM，0.25μm）工艺技术的成熟，使得在一块硅芯片上集成不同功能模块（成为系统集成芯片）成为可能。

这种将各种功能模块集成于一块芯片上的完整系统，就是片上系统SoC（System on Chip）。

SoC是集成电路发展的必然趋势。

SoC设计技术始于20世纪90年代中期，它是一种系统级的设计技术。

如今，电子系统的设计已不再是利用各种通用集成电路IC（Integrated Circuit）进行印刷电路板PCB（Ptinted Circuit Board）板级的设计和调试，而是转向以大规模现场可编程逻辑阵列FPGA（Field-Programmable Gate Array）或专用集成电路ASIC （Applicatlon-Specific Integrated Circuit）为物理载体的系统级的芯片设计。

使用ASIC为物理载体进行芯片设计的技术称为片上系统技术，即SoC；使用FPGA作为物理载体进行芯片设计的技术称为可编程片上系统技术，即SoPC（System on Programmable chip）。

SoC技术和SoPC技术都是系统级芯片设计技术（统称为广义SoC）。

到目前为止，Soc还没有一个公认的准确定义，但一般认为它有三大技术特征：采用深亚微米（DSM）工艺技术，IP核（Intellectual Property Core）复用以及软硬件协同设计。

SoC的开发是从整个系统的功能和性能出发，利用IP复用和深亚微米技术，采用软件和硬件结合的设计和验证方法，综合考虑软硬件资源的使用成本，设计出满足性能要求的高效率、低成本的软硬件体系结构，从而在一个芯片上实现复杂的功能，并考虑其可编程特性和缩短上市时间。

第一章片上系统的基本问题本章主要内容本章作为开篇，讲述集成电路工艺技术和集成电路设计方法的发展、讲述片上系统的基本概念和基本问题，并在此基础上，引出DemoSoC的架构设计，我们将在后续章节中对其设计细节进行进一步分析。

1.1片上系统的基本问题1.1.1集成电路技术的发展与分立元件相比，集成电路将晶体管、电阻、电容、二极管等电子组件整合装至一芯片(chip)上，由于集成电路的体积极小，使载流子运动的距离大幅缩小，因此速度更快且可靠性更高，在集成电路的发展初期，集成电路的种类一般是以内含晶体管等电子组件的数量来划分：MSI (中型集成电路)，晶体管数100~1,000；LSI (大规模集成电路)，晶体管数1,000~10,0000；VLSI (超大规模集成电路)，晶体管数100,000以上。

然而集成电路的发展一直遵循摩尔所指示的规律推进，即工艺特征尺寸大约每18个月减小1倍，集成度大约每18个月翻1翻，至今已有40 年的历史。

在VLSI之后，就再也没有出现过被广为接受的以晶体管个数形式命名的集成电路类型划分名称。

如今，集成电路已经进入进入深亚微米阶段，国外主流设计工艺尺寸已经达到90nm，国内也发展到了0.13um，单芯片可集成的晶体管数已经超过千万。

由于信息市场的需求和微电子自身的发展，引发了以微细加工（集成电路特征尺寸不断缩小）为主要特征的多种工艺集成技术和面向应用的系统级芯片的发展。

随着半导体产业进入超深亚微米乃至纳米加工时代，在单一集成电路芯片上就可以实现一个复杂的电子系统，诸如手机芯片、数字电视芯片、DVD 芯片等，这就是片上系统SoC ( System - on - Chip)。

在未来几年内，上亿个晶体管、几千万个逻辑门都可望在单一芯片上实现。

1.1.2片上系统基本概念片上系统(SoC)技术始于20世纪90年代中期,随着半导体工艺技术的发展, IC设计者能够将愈来愈复杂的功能集成到单硅片上, SoC正是在集成电路( IC)向集成系统( IS)转变的大方向下产生的。

本文由v5zl29qrnx贡献pdf文档可能在WAP端浏览体验不佳。

建议您优先选择TXT，或下载源文件到本机查看。

通讯与忠视ＡＳＤＬ收发器片上系统芯片的设计与实现哈尔滨工程大学电子工程系（５０１吴国伟司锡才杨莘元１００）深圳市中兴通讯股份有限公司技术中心Ｉｃ部（１０７栾心芙李建宇５８５）摘描述要：介绍了非对称数字用户环路收发器片上系统芯片的蛆织结构，其硬件实现给出了具体对知识产权离散多频音调制数字信号处理子信道划分算法、Ｍ离散多音频调制）信道比特ＤＴ（子分配算法、率调整、线性回波抵消算法、功非自适应关键词：非对称数字用户线片上系统非对称数字用户环路（Ｓ）是目前宽带接人网ＡＤＬ技术中最具前景及竞争力的一种…。

虽然欧美一些先进国家在ＡＳＤＬ示范网上取得了成功，但在当前Ｉｔ－ｎｒｅｎｔ应用环境中，广泛应用ＡＳｅ的要ＤＬ还有阻力。

主要原因是ＡＳ系统技术较为复杂，用集成电路（Ｃ）ＤＬ采１设计方法，过印刷电路板（Ｃ）将多芯片集成为通ＰＢ来系统，统实际性能并不理想，时使得ＡＳ设备系同ＤＬ制作成本较高．此难以推广使用。

采用片上系统设因计方法ｌ４各个子系统有机地集成到一个芯片上ｌ１ｌ把去，以很好地克服多芯片集成系统所引起的系统性可能问题，ＡＳ使ＤＬ真正成为一种高速、成本的Ｉｔ－低ｎｒｅｎｔ速接人技术。

本文ｅ高介绍ＡＳ收发器片上ＤＬ均衡算法等；拟前端ＡＥ核完成ＡＤ、Ａ转换、模Ｆ／Ｄ／线路驱动及分离器功能；Ｔ成帧器核完成ＡＭ帧ＡＭＴ头定位及成帧功能，其中的逻辑电路完成ＣＣ编解Ｒ码．码与解码、Ｓ编解码、织与解交织和ＴＭ编扰Ｒ交Ｃ解码；通过模式选择本设计可以工作于ＡＭ和ＳＭＴＴ两种模式下；本芯片还提供了控制通道（２２接ＲＳ３口）实现对系统的管理、视和调试功能＝设计特，监点：１模拟前端核与其他核集成在一起，免了线性（）避驱动器件中常见的四个电源至少需要三个的情况，实系统芯片设计，出了硬给件实现的具体描述。

１ＡＤＬ收发器片上Ｓ系统芯片总体设计设计的片上系统（ｙｔｏａｈｐ）片ＳｓｍｎＣｉ芯ｅ如图１示。

第3版--2015年1月23日产品缩略版数据手册1. 简介SAF360x为单片集成式数字地面无线电处理器。

SAF360x系列包含不同的芯片型号：SAF3600、SAF3601、SAF3602、SAF3604、SAF3606和SAF3607。

SAF360x提供符合不同数字无线电标准的信号接收、解调、音频解码和应用处理功能。

SAF360x系统芯片(SoC)是新一代HD Radio/DAB/DAB+/T-DMB/DRM解决方案，在系统集成和降低成本方面实现了突破。

该芯片符合AEC-Q100要求，并具有以下功能：●新一代HD Radio/DAB/DAB+/T-DMB/DRM解决方案，在降低系统成本方面实现了突破●具有片上双DAB前端、存储器和两通道的信道和信元解码●生产线末端可编程性●DAB-FM/DAB-DAB无缝切换●信号接收增强算法●集成天线分路器，实现天线分集●通过外部晶体管从3.3V为性能关键的前端电路提供片上稳压电源（仅SAF3601、SAF3602、SAF3604和SAF3606）●单系统XTAL提供可选的时钟参考输出功能●采用先进的BGA封装实现小尺寸PCB2. 特性和优势2.1 HD Radio■AM和FM数字音频的HD Radio信号解码■支持HD Radio单、双、三调谐器用例■支持HD Radio全数字模式■SAF3604：内置数据服务接收能力的片上FM调谐器■两路I2S总线类型的I/Q基带数据输入接口■用于双调谐器应用的辅助基带接口■支持HD Radio数据服务■电子节目指南(EPG)■片外LOT处理■通过最大比合并(MRC)增强接收请联系恩智浦销售代表获取详细的支持特性列表；参见第11节。

2.2 DRM■AM和FM数字音频的DRM信号解码■支持两路DRM，第二路可以支持后台扫描或者另一个电台的数据服务■通过串行I2S总线类型接口实现前端至基带处理的连接■用于双调谐器应用的辅助基带接口■信道解码器接收增强技术■支持xHE-AAC音频解码■支持DRM+2.3 DAB、DAB+和T-DMB无线电技术■具有片上DAB前端、ADC、存储器和信源解码的双接收处理■数据服务接收和过滤■两路完整的信号总成处理(2 x 1.8 Mbit/s)■通过串行I2S总线类型接口支持可选的第三个调谐器输入■支持DAB-FM/DAB-DAB无缝切换■集成所需要的音频编解码器(AAC、HE-AAC、MP2和BSAC)■(可选)其它特性：♦单天线系统的接收改进算法，可额外提高BER♦采用先进的最大比合并(MRC)算法，实现双天线的分集接收增强♦两个内部调谐器用于天线分集接收的情况下，第三个外部调谐器可以支持后台扫描服务或数据服务2.4 数字音频■通过TDM音频接口或三个I2S支持最多6通道(5.1)音频■适用于最多6通道的可编程音频采样速率转换器（8 kHz至48 kHz）■用于辅助处理的I2S音频输入■用于I2S总线输入的可选SRC (8 kHz-48 kHz)■针对输入和输出96 kHz采样速率转换的可选支持■针对外部数字音频源的基本音频处理■高级音频处理（请联系恩智浦获取支持的音频处理特性列表；参见第11节）2.5 其他外设接口■两个I2C总线接口■两个串行外设接口(SPI)■一个高速串行外设接口(HS-SPI)■一个UART接口■用于应用和诊断的16个GPIO引脚■用于调试的JTAG接口2.6 其他特性■安全启动，映像验证■具有完全相同的无线电架构的不通过型号芯片，通过加载特定软件来支持包括DAB、HD Radio和DRM在内的各种标准■采用与SAF356X相同的收音控制编程接口■可实现现场软件升级■一个内部时钟振荡器和两个内部锁相环(PLL)■强大的信号、音频处理内核架构■符合AEC-Q100要求备注：并非所有型号都提供上述所有特性，并非所有特性可以自由组合。