• 110•JESD204B中的8B/10B编码器设计重庆邮电大学 模拟集成电路重点实验室 何 基模拟集成电路重点实验室 蒲 杰重庆邮电大学 模拟集成电路重点实验室 孙 伟 杨 鑫本文在深刻理解了JESD204B 接口协议和8B/10B 原理基础上，提出了一种简单、高效的帧时钟域双字节8B/10B 编码方法。
利用极性信息简化码表且在码表上加入不平衡度（Disparity ）和输出极性（rd_out ）信息，构成新型码表，减少逻辑处理层数。
采用流水线结构对高、低字节进行交叉编码继而在帧时钟域输出双字节的帧。
利用Verilog 语言设计成通用的软核并且在Modelsim 上进行仿真测试，结果表明8B/10B 编码器设计正确，可将该软核嵌入基于JESD204B 接口协议的高速串行接口发送电路中。
引言：数据转换器的速度和分辨率越来越高，处理数据的能力越来越强，这就导致了应用于数据转换器的接口问题，传统的并行接口（CMOS ，LVDS 等）已经不能满足大量且高速的数据传输。
因此，JEDEC 国际组织于2006年提出了JESD204接口标准，现在已发展到JES-D204B 版本，支持多链路多通道传输且单通道最高传输速度为12.5Gbit/s 。
基于JESD204B 接口标准的发送端电路主要包括传输层，数据链路层和物理层。
编码器位于数据链路层，传输层主要进行数据组帧，这里规定一帧中含有两个字节，而本文所设计的双字节8B/10B 编码器就是将帧中高低字节在帧时钟域内交叉编码提高编码速度，编码器的编码速度影响着系统的性能，故设计一个编码高效的编码器至关重要。
8B/10B （Widmer AX.A DC-Balanced ，Partitioned-Block ，8B/10B Transimission Code ：IBM Journal of Research and Development ，1983(27):440-451）实现可以采用直接查表法（李宥谋，8B/10B 编码器的设计及实现：电讯技术，2005，45(6):26-32）和纯逻辑方法（舒志兴，黄鲁，杜学亮，一种新的8B/10B 编码器设计：微电子学与计算机，2015(9):181-184）。
查表法电路简单易理解，纯逻辑方法难度大，电路复杂且伴有一些竞争、冒险等潜在风险。
本文进行改进，选择分块查表法结合逻辑的方法实现。
通过分析加入逻辑判定条件，简化码表，从而减小实现的复杂度；同时将帧中高低字节交叉编码提高编码速度。
1 8B/10B编码原理8B/10B 编码由IBM 公司开发，把8位的并行数据编码成10位并行数据，保证了数据流中1和0的相对平衡，达到了直流平衡的目的。
把8bit 中3bit 和5bit 分别编码成10bit 中的4bit 和6bit 。
8bit 中的最高位到最低位分别用H 、G 、F 、E 、D 、C 、B 、A 表示，即高三位H 、G 、F （y ）和低五位E 、D 、C 、B 、A （x ）。
10bit 中从最高位到最低位用a 、b 、c 、d 、e 、i 、f 、g 、h 、j 表示，即高六位a 、b 、c 、d 、e 、i 和低四位f 、g 、h 、j 。
8bit 分为数据字符D 和控制字符K 两种，如图1所示为8bit 到10bit 的映射关系。
4bit 和6bit 代码中1和0个数差称为不平衡度，有+2、0、-2三种，用Disparity （Alkafi A ，Imran R ，Islam M ，Development of FSM based Running Disparity Controlled 8b/10b Encoder/Decoder with Fast Error Detection Mechanism ：2013）表示。
不平衡度为0（Disparity=0）的称为完美平衡代码，不平衡度为+2、-2（Disparity=1）的称为非完美平衡代码。
4bit 代码中有6种完美平衡代码，6bit 代码中有20种完美平衡代码，如果只用完美平衡代码来表示3bit 中的8个编码值和5bit 中的32个编码值是不够的，所以必须引入非完美平衡代码，这也就解释了8B/10B 编码只保证数据流中1和0相对平衡的原因。
图1 8bit映射成10bit这里引入极性偏差RD （Alkafi A ，Imran R ，Islam M ，Devel-opment of FSM based Running Disparity Controlled 8b/10b Encoder/Decoder with Fast Error Detection Mechanism ：2013），它表示编码后数据流中Disparity 值，Disparity 值为0或2时称为RD+，Disparity 值为0或-2时称为RD-，代码不平衡时通过交替使用RD+代码和RD-代码来保证数据流中1和0的相对平衡。
8B/10B 编码规定编码后10bit 中的不平衡度只能为+2、0、-2。
2 编码整体方案和框架本文所设计的双字节编码方法将会采用交叉流水线结构，利用编码模块的复制来提升编码速度，代价是面积有所增加。
数据处理分为两个步骤，先进行低字节编码，将其输出的极性偏差和编码值暂存，再根据低字节输出极性偏差来编码高字节并暂存。
分别在两相时钟clk_h ，clk_l （周期相同，相位反相）上升沿处进行高低字节交叉编码，待编码完成后，在帧时钟frame_clk 上升沿处将该帧输出。
虽然第一个帧数据输出会延迟一段时间到来，但是以后每个帧时钟周期都会不间断输出一个帧数据，提升了编码速速。
图2是编码整体结构图，高低字节有各自的处理模块，分别为K 编码模块、5B/6B 编码模块、3B/4B 编码模块，处理模块的复用会提升编码速度。
数据处理第一步：系统上电之后，输入极性偏差rd_in 为负，若判断位K=1，则直接根据rd_in 进行低字节特殊字符编码，若K=0，根据rd_in 进行低字节5B/6B 编码同时计算编码后的输出极性偏差rd6，再根据rd6进行低字节3B/4B 编码同时计算其输出基金项目：模拟集成电路重点实验室基金资助项目（6142802010101）。
• 111•极性偏差rd4，则rd4为该低字节最终输出极性偏差rd_out ；数据处理第二步：过程跟第一步类似，最终将高字节的输出极性偏差rd_out 作为下一个低字节的输入极性偏差rd_in 。
如图3所示为极性偏差RD对字节编码的控制。
图2 编码整体结构图图3 RD对字节编码的控制3 各模块具体实现方法本文8B/10B 编码器主要由四个模块实现，即特殊字符（K ）编码模块、5B/6B 编码模块、3B/4B 编码模块、极性（RD ）控制模块。
3.1 RD极性控制模块由本文前面部分可知在编码过程中，RD 控制模块扮演着重要角色。
在8B/10B 编码中RD 极性变化逻辑如图4所示。
具体实现过程中可以采用查表法实现，将不平衡度Disparity 和RD 的变化加入到8B/10B 原始码表中，构成新型码表，如表1、表2、表3。
图4 8B/10B编码中RD极性变化3.2 特殊字符（K）编码模块采用新型查找表的方法实现。
8B/10B 编码中特殊字符有12个而在JESD204B 接口协议中只用到了5个，分别为K.28.0、K.28.3、K.28.4、K.28.5、K.28.7。
原始码表中正负极性RD-、RD+下编码结果按位取反，所以可以简化原始码表，只保留RD-列下的码值并且加入不平衡度Disparity 列和输出极性rd_out 列，构成新型码表，如表1所示。
当判断位K 为高电平时，输入字节是控制字符，根据输入极性rd_in 正负进行编码，若极性为负则直接根据表2取值，若极性为正则取表中相应编码的按位取反值，结果暂存于k_tem[9:0]。
编码结果不平衡度Disparity 暂存于k_tem[10]，当k_tem[10]=0则输出极性rd_out 与rd_in 保持一致；当k_tem[10]=1则输出极性rd_out 与rd_in 相反。
3.3 5B/6B编码模块采用新型查找表方法实现。
当判断位K 为低电平时表明输入字节为数据字符（D ），数据字符（D ）编码分为两部分，先进行5B/6B 编码，再进行3B/4B 编码。
4bit 代码中有6种完美平衡代码，6bit 代码中有20种完美平衡代码，原始码表中绝大部分完美平衡代码在RD-和RD+下是相同的，但要注意3B/4B 码表中Dx.3和5B/6B 码表中D07在RD-和RD+列是按位取反的关系。
其余编码值为非平衡代码，RD-和RD+列按位取反，故可以简化原始码表，并且加入不平衡度Disparity 列和输出极性rd6列，构成新型码表，如表2所示。
表2 5B/6B新型码表D码EDCBA Disparityabcdei(RD-)rd6D0000001100111~rd_in D1000011011101~rd_in D2000101101101~rd_in D3000110110001rd_in ..............................D12011000001101rd_in D13011010101100rd_in D14011100011100rd_in D15011111010111~rd_in ..............................D28111000001110rd_in D29111011101110~rd_in D30111101011110~rd_in D31111111101011~rd_in新型码表中Disparity 代表6bit 码值的不平衡度，rd6为6bit 编码后的输出极性。
按照输入极性为负的情况将编码中间结果暂存于d6b[5:0]中，编码中间结果不平衡度暂存于d6b 中，若编码结果不平衡度为0则记d6b 为0；反之，则记为1。
根据输入极性rd_in 和d6b 进行5B/6B 最终编码。
若前后两者为{0，0}则直接按码表取值；若为{0，1}则取表中对应编码的按位取反值；若为{1，0}则直接按码表取值；若为{1，1}则取表中对应编码的按位取反值。
若d6b 为0，则rd6与rd_in 极性保持• 112•相同，若d6b 为1，则rd6与rd_in 极性相反。
3.4 3B/4B编码模块然后根据rd6极性进行3B/4B 编码，简化原始码表，并且加入不平衡度Disparity 列和输出极性rd4列，构成新型码表，如表3所示。
新型码表中Disparity 代表4bit 码值的不平衡度，rd4(rd_out)为4bit 编码后的输出极性(10bit 编码后的输出极性)。
