当前位置：文档之家 › 电子技术基础 数字部分 第六版 康华光第 章逻辑门电路共 节

电子技术基础 数字部分 第六版 康华光第 章逻辑门电路共 节

  • 格式：ppt
  • 大小：2.97 MB
  • 文档页数：96

下载文档原格式

  / 96

合集下载

康华光《电子技术基础-数字部分》配套题库-章节题库(逻辑门电路)

康华光《电子技术基础-数字部分》配套题库-章节题库(逻辑门电路)

第3章 逻辑门电路一、选择题1．OC 门在使用时，下列说法哪个是错误的是（ ）。

A ．输出端可以并联；B ．使用时，应在输出端和电源之间接一个电阻；C ．输出端并联实现或逻辑关系；D ．OC 门在工作时，输出端有两个状态，高电平、低电平。

【答案】C【解析】OC 门输出端并联并接上上拉电阻接电源可以实现“线与”逻辑关系，改变上拉电阻所连接的电源大小可以实现输出电平的变化。

2．电路如图3-1所示，（1）、（2）、（3）、（4）中能实现A F =功能的电路是（ ），假设G 1、G 2、G 3、G 4均为TTL 门电路。

1kG FG FFA（1）（2）（3）（4）图3-1【答案】（4）【解析】（1）中具有使能端，当A ＝0时，该门电路不工作，没有输出；（2）中的门电路由于是与非门，其中的一个输入端连低电阻再连地是低电平输入，F 总是输出高电平；（3）TTL 门电路悬空的时候表示高电平，或非门始终输出0；（4）中门电路表示异或，其中一个接电阻连高电平，逻辑不发生变化还是逻辑1，。

3．已知74系列TTL 集成电路的静态参数如下：I IH ＝20μA，I IL ＝-1.0mA ，I OH ＝-0.4mA ，I OL ＝16mA 下列说法正确的是（ ）A ．高电平扇出系数：20B ．低电平扇出系数：16C ．扇出系数：16D ．扇出系数：20 【答案】ABC【解析】高电平扇出系数＝20OH IHI I =；低电平扇出系数＝16OL IL II =；扇出系数为两者中的小值。

4．可以将输出端直接并联实现“线与”逻辑的门电路是（ ）。

A ．三态输出的门电路； B ．推拉式输出结构的TTL 门电路 C ．集电极开路输出的TTL 门电路： D ．互补输出结构的CMOS 门电路 【答案】A【解析】BC 两项，一般TTL 门输出端并不能直接并联使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。

电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文

电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
1. 逻辑函数的表达方式 逻辑电路的功能可用逻辑函数来表述。对于某一实际问题 的功能要求，如果以逻辑自变量（原因）作为输入，以逻辑 因变量（结果）作为输出，那么当输入量的取值确定后，输 出量便随之确定，这种输出与输入之间的函数关系就称为逻 辑函数。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。

电子技术基础模拟部分第六版康华光

电子技术基础模拟部分第六版康华光

Q 1
3 AVF
得 A(s)
A0
s
Q 0
1 s ( s )2
Q0 0
－20
－40 0.1
关于选择性
＋
vO
－ (AVF -1)R1
R1 同相比例 放大电路
0.5 1 2 5 Q＝10
1
/0
18
华中科技大学 张林
10.3.4 二阶有源带阻滤波电路
可由低通和高通并联得到 必须满足 L H
vI
低通
特征角频率
故，幅频相应为
A(j )
A0
1 ( )2 c
R1
Rf
－
＋ vI
R vP C
＋ 同相比例 ＋ 放大电路 vO RL
－
－
无源 RC 滤波电路
20lg|
A(j) A0
|/dB
0
－3
实际
理想 －20dB/十倍频程
－20
1
10 /C
6
华中科技大学 张林
10.2 一阶有源滤波电路
2. 高通滤波电路
2
华中科技大学 张林
10 信号处理与信号产生电路
10.1 滤波电路的基本概念与分类 10.2 一阶有源滤波电路 10.3 高阶有源滤波电路 *10.4 开关电容滤波器 10.5 正弦波振荡电路的振荡条件 10.6 RC正弦波振荡电路 10.7 LC正弦波振荡电路 10.8 非正弦信号产生电路
3
华中科技大学 张林
fcC1
fcC2
＋
vO
1
2
1
2
T3
C1 T4
C1 1 C2 1 j f
vi T1
T2
Cf －

电子技术基础(数字)康华光课后解答

电子技术基础(数字)康华光课后解答

VNLA(max) =VIL(max) —VOL(max) =0.8V—0.4V=0.4V
2.4
0.4
2
0.8
逻辑门 B
3.5
0.2
2.5
0.6
逻辑门 C
4.2
0.2
3.2
0.8
解：根据表题 3.1.1 所示逻辑门的参数，以及式（3.1.1）和式（3.1.2），计算出逻 辑门 A 的高电平和低电平噪声容限分别为：
VNHA =VOH (min) —VIH (min) =2.4V—2V=0.4V
(2) L D(A C)
(3) L (A B)(C D)
2.2.2 已知函数 L（A，B，C，D）的卡诺图如图所示，试写出函数 L 的最简与 或表达式
解： L(A, B,C, D) BCD BCD BCD ABD 2.2.3 用卡诺图化简下列个式 （1） ABCD ABCD AB AD ABC 解： ABCD ABCD AB AD ABC ABCD ABCD AB(C C)(D D) AD(B B)(C C) ABC(D D) ABCD ABCD ABCD ABCD ABCD ABCD ABCD
解： A ABC ACD (C D)E
A( 1 B C) A C D C D E
A A C D C D E
AB +AB
1 0 0 1
A CD CDE A CD E 2.1.4 用代数法化简下列各式 (3) ABC(B C) 解： ABC(B C) (A B C)(B C)
（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码 1.4.1 将下列十进制数转换为 8421BCD 码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3 试用十六进制写书下列字符繁荣 ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的 ASCⅡ码，然后将二进制码转换 为十六进制数表示。 （1）“+”的 ASCⅡ码为 0101011，则（00101011）B=（2B）H （2）@的 ASCⅡ码为 1000000,(01000000)B=(40)H (3)you 的 ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为

电子技术基础数字部分(第六版)康华光第3章逻辑门电路共9节教材

电子技术基础数字部分(第六版)康华光第3章逻辑门电路共9节教材
C
0V
TP +5V
GSN=5V (0V~+3V)=(5~2)V
GSN>VTN, TN导通
vO / vI
vI / vO
0V
b、I=2V~5V
GSP= 0V (2V~+5V) =2V ~ 5V GSP > |VT|, TP导通 C、I=2V~3V TN导通，TP导通
TN C
+5V
VDD
vi
基本逻辑 功能电路
vo
输入保护缓冲电路
基本逻辑功能电路
输出缓冲电路
1. 输入端保护电路:
二极管导通电压：vDF
D2 ---分布式二极管(iD大)
(1) 0 < vI < VDD + vDF
VDD
D1、D2截止
(2) vI > VDD + vDF
D1 vI D2 CP Rs TP vO CN TN
Y C TG2 X TG1 L
VDD
3.3 CMOS逻辑门电路的不同输出结构及参数 3.3.1 3.3.2 CMOS逻辑门电路的保护和缓冲电路 CMOS漏极开路和三态门电路
3.3.3 CMOS逻辑门电路的重要参数
3.3.1 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
L
T N1 TN2
1 0
1 1
0
0
导通 截止 导通 截止
N输入的或非门的电路的结构?
或非门
L A B
输入端增加有什么问题?
A B
例：分析CMOS电路，说明其逻辑功能。
A B
L A B X A B A B

电子技术基础数字部分第六版康华光

电子技术基础数字部分第六版康华光
模数转换的实现
模拟信号 3V
模数转换器
00000011 数字输出
1.1.4 数字信号的描述方法
1、二值数字逻辑和逻辑电平 二值数字逻辑
0、1数码---表示数量时称二进制数
表示方式
---表示事物状态时称二值逻辑
a 、在电路中用低、高电平表示0、1两种逻辑状态
逻辑电平与电压值的关系（正逻辑）
电压(V) 二值逻辑
3、数字电路的分析、设计与测试
(1)数字电路的分析方法 数字电路的分析:根据电路确定电路输出与输入之间的逻辑关系。 分析工具：逻辑代数。 电路逻辑功能主要用真值表、功能表、逻辑表达式和波形图。
(2) 数字电路的设计方法 数字电路的设计:从给定的逻辑功能要求出发，选择适当的 逻辑器件，设计出符合要求的逻辑电路。 设计方式:分为传统的设计方式和基于EDA软件的设计方式。
1.8万个电子管
保存80个字节
晶体管时代
器件
电流控制器件 —半导体技术
半导体二极管、三极管
半导体集成电路
电路设计方法伴随器件变化从传统走向现代
a)传统的设计方法： 采用自下而上的设计方法；由人工组装,经反复调试、验证、 修改完成。所用的元器件较多，电路可靠性差,设计周期长。
b)现代的设计方法： 现代EDA技术实现硬件设计软件化。采用从上到下设计方 法，电路设计、 分析、仿真 、修订 全通过计算机完成。
--数字电路可分为TTL 和 CMOS电路
从集成度不同 --数字集成电路可分为小规模、中规模、大规模、超
大规模和甚大规模五类。
集成度:每一芯片所包含的门个数
分类
小规模 中规模 大规模 超大规模
甚大规模
门的个数
典型集成电路

电子技术基础(数字)康华光课后答案

电子技术基础(数字)康华光课后答案

（A）
（B）
（C）
（D）
解：对于图题 3.1.12（a）所示的 CMOS 电路，当 EN =0 时， TP2 和TN 2 均导通，
TP1 和 TN1 构成的反相器正常工作，L= A ，当 EN =1 时，TP2 和TN 2 均截止，无论
A 为高电平还是低电平，输出端均为高阻状态，其真值表如表题解 3.1.12 所示， 该电路是低电平使能三态非门，其表示符号如图题解 3.1.12（a）所示。
A
L
00Βιβλιοθήκη 1010
1
0
1
1
高阻
3.1.12（a）
A
L
0
0
0
0
1
1
1
0
高阻
1
1
高阻
3.1.12（b）
EN A
0
0
L 高阻
0
1
高阻
1
0
0
1
1
1
3.1.12（c
A
L
0
0
1
0
1
0
1
0
高阻
1
1
高阻
3.1.12（d）
3.2.2 为什么说 TTL 与非门的输入端在以下四种接法下，都属于逻辑 1：（1）输 入端悬空；（2）输入端接高于 2V 的电源；（3）输入端接同类与非门的输出高电 压 3.6V；（4）输入端接 10kΩ 的电阻到地。 解：（1）参见教材图 3.2.4 电路，当输入端悬空时，T1 管的集电结处于正偏，Vcc 作用于 T1 的集电结和 T2，T3 管的发射结，使 T2，T3 饱和，使 T2 管的集电极 电 位 Vc2=VcEs2+VBE3=0.2+0.7=0.9V ， 而 T4 管 若 要 导 通 VB2=Vc2≥VBE4+VD=0.7+0.7=1.4V，故 T4

电子技术基础模拟部分(第六版) 康华光ch

电子技术基础模拟部分(第六版) 康华光ch
允许低频信号通过，抑制高频信 号。
全通滤波电路（APF）
对所有频率的信号都有相同的传 递函数。
滤波电路的分析方法
解析法
通过数学公式推导电路的 传递函数和频率响应。
实验法
通过实验测试电路的实际 性能。
近似法
对电路进行近似处理，简 化分析过程。
滤波电路的应用实例
音频信号处理
用于消除噪音、增强音质。
图像信号处理
感谢您的观看
振荡电路用于产生本机振荡信号，用于调制和解调无 线信号。
音频信号处理
振荡电路可以用于产生音频信号，如合成器和效果器 中的音源。
测量仪器
振荡电路用于产生稳定的频率信号，如示波器和频谱 分析仪中的信号源。
06 电源电路
电源电路的组成和工作原理
电源电路的组成
电源电路主要由电源、负载和中间环节组成。电源是产生电 能的装置，负载是消耗电能的装置，中间环节则起到传输电 能的作用。
用于图像增强、去噪。
通信系统
用于信号的提取、抑制干扰。
05 振荡电路
振荡电路的组成和工作原理
1 2 3
组成
振荡电路由放大器、反馈网络和选频网络三个部 分组成。
工作原理
振荡电路通过正反馈和选频网络的选频作用，将 输入信号中的特定频率成分不断放大，最终输出 稳定的振荡信号。
振荡条件
要产生振荡，必须满足一定的相位和幅度条件， 即|AF|=1和ΔΦ=2π(n-1)，其中A为放大倍数，F 为反馈系数，n为自然数。
电子技术基础模拟部分(第六版) 康华光ch
目 录
• 电子技术概述 • 模拟电路基础 • 放大电路 • 滤波电路 • 振荡电路 • 电源电路
01 电子技术概述

康华光《电子技术基础-数字部分》配套题库-章节题库(数字逻辑电路)

康华光《电子技术基础-数字部分》配套题库-章节题库(数字逻辑电路)

第1章数字逻辑电路一、选择题1．十进制数的补码是（）。

（连符号位在内取6位）A．（111001）2B．（110011）2C．（110100）2D．（111010）2【答案】D【解析】-6的原码为100110，反码为111001，补码为111010，故选项D成立。

2．两个2进制数数进行算术运算，下面（）说法是不正确的。

A．两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出B．两个最高位不同的补码进行相加运算，肯定不会产生溢出C．两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出D．两个补码的减法运算可以用加法器来实现【答案】C【解析】两个补码进行相加减，如果是一个正数和一个负数相加，比如01111111和11000000，相加是一个正数但是符号位同样发生进位输出。

3．下列几种说法中与BCD码的性质不符的是（）。

A．一组四位二进制数组成的码只能表示一位十进制数；B．BCD码是一种人为选定的0~9十个数字的代码；C．BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数；D．BCD码有多种。

【答案】C【解析】BCD码只能表示一个十位数，其他数的组合表示的数实际上是无效的，10~16一定不可能被一个四位的BCD码表示出来。

4．以下代码中为无权码的为（）。

A．8421BCD码B．5421BCD码C．余三码D．格雷码【答案】CD【解析】位权：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数，权数是一个幂。

明显AB每位上表示某一个数值，CD只是为了方便设定的编码。

二、填空题1．【答案】00010100【解析】2．已知8位二进制数码为10100101，则相应的格雷码为（）。

【答案】11110111【解析】二进制转化为格雷码的规则：从最右边的位开始，每位与其左边相邻的位异或，所得结果作为该位的值，最左边位的值不变。

3．X对应的原码为111010，则2X对应的8位原码为（），X/2对应的8位补码形式为（）。

《数字电子技术》康华光习题解答第6章时序逻辑电路

《数字电子技术》康华光习题解答第6章时序逻辑电路

第六章时序逻辑电路（选择、判断共30题）一、选择题1．同步计数器和异步计数器比较，同步计数器的显著优点是。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C P控制。

2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。

A.4B.5C.9D.203．下列逻辑电路中为时序逻辑电路的是。

A.变量译码器B.加法器C.数码寄存器D.数据选择器4.N个触发器可以构成最大计数长度（进制数）为的计数器。

A.NB.2NC.N2D.2N5.N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N6．五个D触发器构成环形计数器，其计数长度为。

A.5B.10C.25D.327．同步时序电路和异步时序电路比较，其差异在于后者。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8．一位8421B C D码计数器至少需要个触发器。

A.3B.4C.5D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。

A.2B.3C.4D.810．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。

A.1B.2C.4D.811．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。

A.2B.6C.7D.8E.1012．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。

A.10B.60C.525D.3150013．某移位寄存器的时钟脉冲频率为100K H Z ，欲将存放在该寄存器中的数左移8位，完成该操作需要时间。

A.10μSB.80μSC.100μSD.800m s 14.若用J K 触发器来实现特性方程为，则J K 端的方程为 。

AB Q A Q n 1n +=+A.J =A B ，K = B.J =A B ，K = C.J =，K =A B D.J =，K =A B B A +B A B A +B A 15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。

ch065康华光数字电子技术第六版PPT教学课件

ch065康华光数字电子技术第六版PPT教学课件
CR S1 S0
L ×× H LL H LH H LH H HL H HL H HH
串行输
入
时
右左钟
移 移 CP
DSR DSL
×××
×××
L ×↑
H×↑
×L ↑
×H↑
××↑
输出
并行输入
DI0
DI1
DI2
DI3
Q0n1
Q1n 1Q 2n 1Q
n1 3
行
××××L L L L 1
××××
Q
n 0
Q1n
右移串行输入（DIR） 左移串行输出（DOL）
FF0 Q0
FF1 FF2 Q1 Q2
FF3 Q3
并行输出
右移串行输出（DOR） 左移串行输入（DIL）
第10页/共46页
实现多种功能双向移位寄存器的一种方案(仅以FFm为例)
S1S0=00
Q Q n1
n 不变
m
m
S1S0=10
高位移
Q Q n1
n 向低位
1 0001
2 0010
…
…….
11 11 CPCP
×× ××
CET CR D0 D1 D2 D3 CEP 74LVC161
＞CP Q0 Q1 Q2 Q3
TC
PE 1
1
81 91 …
15 1
0 00 0 01 … … 1 11
CR Q0 Q3 0
设法跳过169=7个状态
第29页/共46页
工作波形
Q
n 2
Q
n 3
2
××××L ××××H
Q
n 0
Q 0n
Q1n Q1n
Q

电子技术基础数字部分第六版康华光逻辑门电路共节课件

电子技术基础数字部分第六版康华光逻辑门电路共节课件
详细描述
逻辑门电路是数字电路中的基本单元，它能够实现逻辑运算，即根据输入信号的状态，决定输出信号 的状态。逻辑门电路通常由晶体管等电子元件构成，通过组合不同的逻辑门电路，可以实现复杂的逻 辑功能。
逻辑门电路的基本功能
总结词
逻辑门电路的基本功能是根据输入信号的状态，决定输出信号的状态。具体来说，与门能够实现逻辑与运算，或 门能够实现逻辑或运算，非门能够实现逻辑非运算等。
电子技术基础数字部分第六版康 华光逻辑门电路课件
• 逻辑门电路的原理与结构 • 逻辑门电路的应用 • 逻辑门电路的实验与实践 • 逻辑门电路的常见问题与解决方案
01
逻辑门电路概述
逻辑门电路的定义与分类
总结词
逻辑门电路是实现逻辑运算的电路，能够根据输入信号的状态，决定输出信号的状态。根据功能不同， 逻辑门电路可以分为与门、或门、非门、与非门、或非门等。
采取有效的噪声抑制措施，如加入去 耦电容等，以减小噪声对逻辑门电路 性能的影响。
逻辑门电路的应用前景与展望
嵌入式系统领域
随着嵌入式系统的发展，逻辑门电路在其 中的应用将更加广泛，特别是在控制、信
号处理等方面。
人工智能领域
人工智能技术的快速发展对逻辑门电路提 出了更高的要求，其在算法实现、数据处
理等方面将发挥重要作用。
高速通信领域
在高速通信领域，逻辑门电路在信号调制、 解调等方面具有重要应用，未来随着通信 技术的发展，其需求也将持续增长。
绿色能源领域
随着绿色能源技术的推广，逻辑门电路在 太阳能逆变器、风能控制系统等领域的应 用也将得到进一步拓展。
THANK YOU
感谢各位观看
05
逻辑门电路的常见问题与解决方案
逻辑门电路的常见故障与排除方法

电子技术基础模拟部分(第六版) 康华光ch06

电子技术基础模拟部分(第六版) 康华光ch06
f L1
f L2 f L3

1 2π( Rsi Rg )Cb1
gm 2πCs 1 2π( Rd RL )Cb2
Cb1引起的下限截止频率 Cs引起的下限截止频率 Cb2引起的下限截止频率
且 2πf
21
华中科技大学 张林
6.3.1 共源放大电路的低频响应

1 1 C s 和 Cb2
＋ . Vs －
. Vi Rg
| |V o
输出回路也是高通电路，不过不是简单的单时间常数
RC高通电路。
18
华中科技大学 张林
6.3.1 共源放大电路的低频响应
1. 增益的传递函数
由电路可列出方程
V g Rg 1 Rsi Rg jCb1 V 1 g V V gs g m gs jCs V s
1. 增益的传递函数
R 1 1 1 g g ( R || R ) A VSL m d L 1 gm 1 Rg Rsi 1 1 1 j ( Rd RL )Cb2 jCs j ( Rsi Rg )Cb1 Rg 令 AVSM gm ( Rd || RL ) 通带内（中频）增益，与频率无关 Rg Rsi
《电子技术基础》
模拟部分 （第六版）
华中科技大学电信系
张林
电子技术基础模拟部分
1 2 3 4 5 6 7 8 9 10 11
2
绪论 运算放大器 二极管及其基本电路 场效应三极管及其放大电路 双极结型三极管及其放大电路 差分式放大与频率响应 模拟集成电路 反馈放大电路 功率放大电路 信号处理与信号产生电路 直流稳压电源
华中科技大学 张林
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

3. 逻辑门电路
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或 门）、三态门、OD门（OC门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 逻辑门电路简介
3.1.1 各种逻辑门电路系列简介 3.1.2 开关电路
(1) VGS 控制沟道的导电性 vGS=0, vDS0, 等效背靠背连接的两个二极管, iD0。
vGS>0, 建立电场 反型层 vDS>0, iD 0。
沟道建立的最小 vGS 值称为开启电压 VT.
V DS
S
V GS G
D
N
N
P
n-沟 道
B
1. N沟道增强型MOS管的结构和工作原理
(2) VGS 和VDS共同作用
开关速度因而愈慢。
电路带电容负载
V DD RP
L1 0
CL
当VO=VOL
最不利的情况： 只有一个 OD门导通，
+V DD IOL（max) RP
I的变化范围为0到+5V。
c=0=0V， c=1=+5V
1）当c=0， c =1时 GSN= 0V (0V到+5V)=(0到-5)V GSN< VTN, TN截止 GSP=+5V (0V到+5V)=(5到0)V
GSP>0, TP截止 开关断开，不能转送信号
2）当c=1， c =0时
vI /vO
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74AUC
低(超低)电压 速度更加快 负载能力强 抗干扰 功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
当输入电压不在正常电压范围时,二极管导通，限制了电容两端电 压的增加,保护了输入电路。
RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延 迟且衰减后到栅极。
（2）CMOS逻辑门的缓冲电路
输入、输出端加了反相器作为缓冲电路，所以电路的逻 辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非 功能
符号如图所示。
g
B
s (b)简化符号
d
g
s (a)标准符号
s (b)简化符号
4. MOS管开关电路
VDD
Rd
d
vO
iD/mA VDS≤VGS VT 可变电阻区 VDS≥VGS VT 饱和区
VDS=VGS VT
VGS4 VGS3
g
vI
s
VGS2
O
VGS1
VGS≤VT
vDS / V
截止区
当υI < VT : MOS管截止， 输出高电平
1. 输入端保护电路:
二极管导通电压：vDF
D2 ---分布式二极管(iD大)
D1
CP
Rs
vI
VDD
TP vO
(1) 0 < vI < VDD + vDF
D1、D2截止 (2) vI > VDD + vDF
D1导通, D2截止 vG = VDD + vDF
D2
CN
TN
(3) vI < vDF D2导通, D1截止 vG = vDF
输出高电平的下限值 VOH(min)
VOUT /V
5 VOHmin
输出高电平
无定义
VOLmax
0
VILmax VIHmin 5
VIN /V
输出低电 平
输入高电平的下限值 VIL(min)
输出低电平的上限值 VOH(max)
4.CMOS反相器的工作速度 带电容负载
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间小于10 ns。
(c) 可以实现线与功能;
LABCD
ABCD
(2) 上拉电阻对OD门动态性能的影响
Rp的值愈小，负载电容的充电时间
常数亦愈小，因而开关速度愈快。
但功耗大,且可能使输出电流超过允
A
许的最大值IOL(max） 。
B
Rp的值大，可保证输出电流不能超
C D
过允许的最大值IOL(max）、功耗小。
但负载电容的充电时间常数亦愈大，
逻辑表达式
vi (A)
0 1
vO(L)
1 0
逻辑图
A
L A
L
CMOS反相器的重要特点：
第一，vI是高电平还是低电平 ，TN和TP中总是一个导通而 另一个截止。CMOS反相器的静态功耗几乎为零。
第二，MOS管导通电阻低，截止电阻高。使充、放电时间 常数小，开关速度更快，具有更强的带负载能力。
第三，MOS管的，IG≈0，输入电阻高。 理论上可以带任意 同类门，但负载门输入杂散电容会影响开关速度。
vGS> VT, vDS>0, 靠近漏极的电压减小。
当VGS> VT, iD 随VDS增加几乎成线性增加 。
当vDS vGD=(vGSvDS)VT, 漏极 处出现夹断。
VDS
S
V GS G
D
继续增加VDS 夹断区域变
N
大， iD 饱和。
N P
n-沟 道
B
2. N沟道增强型MOS管的输出特性和转移特性
3.2.2 CMOS 反相器
1.工作原理
+5V
0V vi
VTN = 2 V VTP = 2 V VD＞ D(VTN VTP)
+VDD
+5V
S2 TP
vi vGSN vGSP TN TP vO
0 V 0V 5V 截止 导通 5V 5 V 5V 0V 导通 截止 0 V
D2
D1 vO
S1 TN
逻辑真值表
A
B
LABAB
A B
L L
3.3.2 CMOS漏极开路（OD）门和三态输出门电路
1. CMOS漏极开路门
1.）CMOS漏极开路门的提出 A
B
输出短接，在一定情况下会产
生低阻通路，大电流有可能导 致器件的损毁，并且无法确定 C
D
输出是高电平还是低电平。
VDD
TP1
TN1
1
与非门 G1
VDD
TP2
0
TN2
B
1 1 导通 截止 导通 截止 0
TN2
vB
与非门 A
N输入的与非门的电路?
LAB B
输入端增加有什么问题?
2.CMOS 或非门
A
B
5V 0V
+VDD +5V
VTN = 2 V VTP = 2 V
TP1 A B
TN1 TP1 TN2 TP2
L
TP2
L
00 01
截止 导通 截止 导通 1 截止 导通 导通 截止 0
TN1
TN2
10
导通 截止 截止 导通 0
11
导通 截止 导通 截止 0
N输入的或非门的电路的结构? 输入端增加有什么问题?
或非门
A
B
L AB
例：分析CMOS电路，说明其逻辑功能。
A B
=A⊙B
L A B X A B A B
ABAB
AB
异或门电路
3.2.4 CMOS传输门(双向模拟开关)
1. 传输门的结构及工作原理
电路 C
v I /v O
TP
+5V 0V
v O /v I
TN
C
逻辑符号
C
v I /v O
TG
C
C
v O /v I
等效电路
υI / υO
υo/ υI
1、传输门的结构及工作原理
v I /v O
0V到+5V
C
+5V
TP +5V
0V TN
0V
C
v O /v I
设TP:|VTP|=2V， TN:VTN=2V，
74系列
74LS系列
74AS系列
74ALS
3.1.2 开关电路
逻辑变量取值0或1，对应电路中电子器件的“闭合”与“断 开”。
MOS管或BJT管可以作为开关。
VCC
VCC
R vO=VCC
R vO=0
S
S
(a) 输出逻辑1 (b) 输出逻辑0
3.2 基本CMOS逻辑门电路
3.2.1 MOS管及其开关特性 3.2.2 CMOS反相器 3.2.3 其他基本CMOS逻辑门电路 3.2.4 CMOS传输门
3.2.3 其他基本CMOS 逻辑门电路
1. CMOS 与非门
VTN = 2 V VTP = 2 V
(a)电路结构
(b)工作原理
+VDD +5V
A B TN1 TP1 TN2 TP2
L
0 0 截止 导通 截止 导通 1
5V 0V
TP2
TP1 L vL
01
截止 导通 导通 截止
1
A vA
TN1 1 0 导通 截止 截止 导通 1
当υI > VT ：MOS管工作在可变电阻区，输出低电平
当υI 为低电平时：
MOS管截止，相当于开关“断 开”，输出为高电平。 当υI为高电平时： MOS管工作在可变电阻区，相当于开关“闭合”， 输出为低电平。
MOS管相当于一个由vGS控制的无触点开关。