计算机组成原理双端口存储器实验报告

计算机组成原理实验报告（运算器组成存储器）计算机组成原理实验报告（运算器组成、存储器）计算机组成原理实验报告一、实验1quartusⅱ的采用一．实验目的掌控quartusⅱ的基本采用方法。

了解74138（3：8）译码器、74244、74273的功能。

利用quartusⅱ检验74138（3：8）译码器、74244、74273的功能。

二．实验任务熟悉quartusⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。

新建项目，利用原理编辑方式输出74138、74244、74273的功能特性，依照其功能表分别展开仿真，检验这三种期间的功能。

三．74138、74244、74273的原理图与仿真图1.74138的原理图与仿真图74244的原理图与仿真图1.4.74273的原理图与仿真图、实验2运算器组成实验一、实验目的1.掌握算术逻辑运算单元（alu）的工作原理。

2.熟悉简单运算器的数据传送通路。

3.检验4十一位运算器（74181）的女团功能。

4.按给定数据，完成几种指定的算术和逻辑运算。

二、实验电路附录中的图示出了本实验所用的运算器数据通路图。

8位字长的alu由2片74181构成。

2片74273构成两个操作数寄存器dr1和dr2，用来保存参与运算的数据。

dr1接alu的a数据输入端口，dr2接alu的b数据输入端口，alu的数据输出通过三态门74244发送到数据总线bus7-bus0上。

参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到dr1或dr2暂存。

图中尾巴上拎细短线标记的信号都就是掌控信号。

除了t4就是脉冲信号外，其他均为电位信号。

nc0，nalu-bus，nsw-bus均为低电平有效率。

三、实验任务按右图实验电路，输出原理图，创建.bdf文件。

四.实验原理图及仿真图给dr1取走01010101，给dr2取走10101010，然后利用alu的直通功能，检查dr1、dr2中是否保存了所置的数。

计算机组成原理课程实验报告9.3 运算器组成实验*名：***学号：系别：计算机工程学院班级：网络工程1班指导老师：完成时间：评语：得分：9.3运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。

2．熟悉简单运算器的数据传送通路。

3．验证运算器74LS181的算术逻辑功能。

4．按给定数据，完成指定的算术、逻辑运算。

二、实验电路S3S2S1S0M图3.1 运算器实验电路图3.1示出了本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。

RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。

双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。

DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。

DR1接ALU的A输入端口，DR2接ALU的B输入端口。

ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。

实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。

另有一个指示灯C显示运算器进位标志信号状态。

图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。

实验四存储系统设计实验一、实验目的本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计MIPS 寄存器堆、MIPS RAM 存储器。

能够利用所学习的cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。

二、实验原理、内容与步骤实验原理、实验内容参考：1、汉字字库存储芯片扩展设计实验1)设计原理该实验本质上是8个16K×32b 的ROM 存储系统。

现在需要把其中一个（1 号）16K×32b 的ROM 芯片用4个4K×32b 的芯片来替代，实际上就是存储器的字扩展问题。

a) 需要4 片4个4K×32b 芯片才可以扩展成16K×32b 的芯片。

b) 目标芯片16K个地址，地址线共14 条，备用芯片12 条地址线，高两位（分线器分开）用作片选，可以接到2-4 译码器的输入端。

c) 低12 位地址直接连4K×32b 的ROM 芯片的地址线。

4个芯片的32 位输出直接连到D1，因为同时只有一个芯片工作，因此不会冲突。

芯片内数据如何分配：a) 16K×32b 的ROM 的内部各自存储16K个地址，每个地址里存放4个字节数据。

地址范围都一样：0x0000～0x3FFF。

b) 4个4K×32b 的ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有4K个地址，现在需要把16K×32b 的ROM 中的数据按照顺序每4个为一组分为三组，分别放到4个4K×32b 的ROM 中去。

HZK16_1 .txt 中的1～4096个数据放到0 号4K 的ROM 中，4097～8192 个数据放到 1 号4K 的ROM 中，8193～12288 个数据放到2 号4K 的ROM 中，12289～16384个数据放到3 号4K 的ROM 中。

c) 注意实际给的16K 数据，倒数第二个4K（8193～12288 个数据）中部分是0，最后4K（12289～16384 数据）全都是0。

第1篇一、实验概述本次实验以计算机组成原理课程为基础，通过实验加深对存储器原理的理解，掌握静态随机存取存储器（SRAM）和只读存储器（ROM）的工作特性及使用方法。

实验内容主要包括：设计实验电路图、使用Quartus软件进行原理图输入和编辑、编写MIF文件进行ROM存储单元初始化、读出ROM存储单元数据，并对实验结果进行分析。

二、实验结果分析1. 实验电路设计根据实验要求，我们设计了由1288位的ROM构成的只读存储器系统。

实验电路图包括lpmrom、lpmramdq、lpmramio、7408、NOT、AND2、74273b、74374b、74244b、input、output、BIDIR等器件。

通过Quartus软件进行原理图输入和编辑，编译通过，无错误。

2. ROM存储单元初始化利用MIF文件对ROM的存储单元00H~05H进行初始化。

通过分析仿真波形，检查数据的正确性。

实验结果表明，初始化数据正确写入ROM存储单元。

3. 读出ROM存储单元数据给定ROM存储区的地址00H~05H，读ROM存储单元。

通过分析仿真波形，检查数据的正确性。

实验结果表明，读出的数据与初始化数据一致，数据正确。

4. 实验数据分析通过本次实验，我们掌握了以下知识：（1）静态随机存取存储器（SRAM）和只读存储器（ROM）的工作原理及特性；（2）使用Quartus软件进行原理图输入和编辑的方法；（3）编写MIF文件进行ROM存储单元初始化的方法；（4）读取ROM存储单元数据的方法。

三、实验结论1. 通过本次实验，我们成功地设计了一个由1288位的ROM构成的只读存储器系统，并实现了对存储单元的初始化和读取数据。

2. 实验结果表明，我们掌握了静态随机存取存储器（SRAM）和只读存储器（ROM）的工作原理及特性，能够熟练使用Quartus软件进行原理图输入和编辑，编写MIF文件进行ROM存储单元初始化，读取ROM存储单元数据。

初：未知 当前：2016-7-3 主笔：Angel 联系方式：QQ ：1219818801 版本：1实 验 报 告课程名称： 计算机组成原理 实验项目： 存储器的原理及应用姓 名： 刘斌专 业： 计算机科学与技术 班 级： 计算机14-6班 学 号：1404010612计算机科学与技术学院实验教学中心2016 年 6 月 20日初：未知当前：2016-7-3 主笔：Angel 联系方式：QQ：1219818801 版本：1实验项目名称：存储器的原理及应用一、实验目的1．了解程序存储器EM 的工作原理及控制方法2．了解存储器读写方法。

二、实验内容利用 COP2000 实验仪上的 K16..K23 开关做为 DBUS 的数据，其它开关做为控制信号，实现程序存储器EM 的读写操作。

三、实验用设备仪器及材料计算机、伟福 COP2000系列计算机组成原理实验系统四、实验原理及接线内存中通常存放指令和数据，当内存存放指令时，将指令送指令总线；当内存存放数据时，将数据送数据总线。

如图所示，它主要由一片RAM 6116 组成，RAM6116是静态2048X8位的RAM，有11 条地址线，在COP2000 模型机中只使用8 条地址线A0-A7 ，而A8-A10接地。

存储器EM通过1片74HC245 与数据总线相连。

存储器EM的地址可由PC或MAR提供。

存储器EM 的数据输出直接接到指令总线IBUS，指令总线IBUS 的数据还可以来自一片74HC245。

当ICOE 为0 时，这片74HC245 输出中断指令B8。

EM原理图初：未知当前：2016-7-3 主笔：Angel 联系方式：QQ：1219818801 版本：12存储器 uM 由三片 6116RAM 构成，共 24 位微指令。

存储器的地址由 uPC 提供, 片选及读信号恒为低, 写信号恒为高. 存储器uM 始终输出uPC 指定地址单元的数据。

连接线表五、实验操作步骤1， 1、控制 k4、k5开关，观察PC\MAR输出地址选择：1、K5、输出地址（PC红色灯亮）2、K5、输出地址（PC红色灯亮）2、K5、没有灯亮2、K5、、PC同时输出地址（MAR、PC红色灯同时亮）2、存储器EM 写、读实验（1）将地址 0写入MAR二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据00HK3连接MAREN端，当低电平（0）时，MAR写允许按CLOCK键, 将地址 0 写入MAR（2）将数据11H写入地址00H二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据11HK4连接MAROE，当低电平（0）时，MAR输出地址K2连接EEMEN，当低电平（0）时，存储器与数据总线连接K0连接EMWR，当低电平（0）时，存储器写允许按CLOCK键, 将地址11H写入EM（3）读地址00H 中的数据11HK4连接MAROE，，MAR输出地址K1连接EMRD，当低电平（0）时，存储器读允许学生做：将数据55H写入地址22H，并读出将数据45H写入地址33H，并读出3、将数据打入地址为00的IR 指令寄存器/uPC实验（1）将地址 0写入MAR二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据00HK3连接MAREN端，当低电平（0）时，MAR写允许按CLOCK键, 将地址 0 写入MAR（2）将数据11H写入地址00H二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据11HK4连接MAROE，当低电平（0）时，MAR输出地址K2连接EEMEN，当低电平（0）时，存储器与数据总线连接K0连接EMWR，当低电平（0）时，存储器写允许按CLOCK键, 将地址11H写入EM（3）读地址00H 中的数据11HK4连接MAROE，，MAR输出地址K1连接EMRD，当低电平（0）时，存储器读允许(4)写地址00H数据11H入 IR及 uPC学生做：将数据22H、33H打入地址为01H、02H的IR 指令寄存器/uPC实验实验 1：微程序存储器 uM 读出置控制信号为：K0为1uM 输出uM[0]的数据按一次CLOCK脉冲键，CLOCK产生一个上升沿，数据uPC 被加一。

存储器实验报告一、实验箱实验部分1.实验目的：(1)理解随机静态存储的原理(2)熟悉实验箱的静态存储操作以及电路的搭建方式2.实验设备：TD-CMA实验箱3.实验过程(1)按照电路图连接好电路(2)进行实验操作：预备操作①时序与操作台单元的KK1、KK3置“运行”档，KK2置为“单步”档；②将CON单元的IOR开关置1（IN单元无输出，避免总线竞争），然后再打开电源开关，如果听到有长鸣的“嘀”声，说明总线竞争，需要立即关闭电源，检查连线；③按动CON单元CLR按钮，将运算器当前数据（例如：寄存器A、B及FC、FZ）清零；设置存储地址①关闭存储器读写数据信号：WR、RD;②设置数据送到存储器地址线：IOR置0;③IN单元D7…D0形成一个8位二进制数地址，设置地址输入控制信号LDAR，将选取一个指定的地址单元，按动ST产生T3脉冲，指定地址被放入地址寄存器（AR）中；向（从）指定的地址单元存（取）数据①存即写数据：IN单元D7…D0形成一个数据，设置数据写入控制信号IOR=1、WR=1、RD=0，按动ST产生T3脉冲，数据存入指定的存储单元中；②取即读数据：设置数据写入控制信号IOR=1、WR=0、RD=1，数据总线上的数据即为从指定的存储单元中取出的数据。

4.结果描述：(1)将8位数据存入指定的地址后，将WR置零，RD置1，可以看到数据显示。

(2)地址和数据的区别：地址和数据都为二进制数据，地址是了数据放置的位置，根据选择不同的地址可以看到存储在不同地址的不同数据。

(3)读写逻辑的转换过程：先选取地址，设定数据存入该地址，再选取地址读取数据、(4)位扩展和字扩展原理图如下：二、存储器仿真实验部分1.实验目的：(1) 理解存储器的功能。

(2) 掌握运用Proteus 软件设计ROM 和RAM 的方法。

(3) 基于Proteus 仿真工具掌握存储器与总线的连接及存储器地址空间映射的原理。

(4) 通过8 位字长的存储器电路，实现对ROM 和RAM 存储器的数据读写操作。

第1篇一、实践背景随着计算机技术的飞速发展，计算机组成原理作为计算机科学的基础课程，对于计算机专业的学生来说至关重要。

为了更好地理解和掌握计算机组成原理的知识，我们组织了一次计算机组成实践课程。

本次实践旨在通过实际操作，加深对计算机组成原理的理解，提高动手能力。

二、实践目的1. 掌握计算机组成原理的基本概念和原理；2. 熟悉计算机各部件的结构和功能；3. 提高动手能力，培养团队合作精神；4. 通过实践，加深对计算机组成原理的理解，为后续课程打下坚实基础。

三、实践内容1. 计算机硬件认识：认识计算机的各个部件，如CPU、内存、硬盘、主板等，了解其功能和作用。

2. 硬件搭建：根据计算机组成原理，搭建一台简易的计算机系统，包括CPU、内存、硬盘、主板等。

3. 系统调试：对搭建的计算机系统进行调试，确保其正常运行。

4. 系统优化：根据实际需求，对计算机系统进行优化，提高其性能。

5. 项目实践：结合所学知识，完成一个小型项目，如设计一个简单的计算机程序。

四、实践过程1. 认识计算机硬件：通过查阅资料和教师讲解，了解计算机硬件的基本知识，如CPU、内存、硬盘、主板等。

2. 硬件搭建：在教师指导下，根据计算机组成原理，搭建一台简易的计算机系统。

首先，准备所需的硬件材料，如CPU、内存、硬盘、主板等。

然后，按照一定的顺序，将硬件连接到主板上，确保连接正确无误。

3. 系统调试：在硬件搭建完成后，对计算机系统进行调试。

首先，检查硬件连接是否牢固，确保各部件正常工作。

然后，通过BIOS设置，调整计算机启动顺序，使系统能够从硬盘启动。

最后，检查操作系统是否正常安装，确保计算机能够正常运行。

4. 系统优化：根据实际需求，对计算机系统进行优化。

例如，调整内存分配、提高硬盘读写速度等。

5. 项目实践：结合所学知识，设计一个简单的计算机程序。

通过编写程序，了解计算机程序的基本结构和运行原理。

五、实践成果1. 掌握计算机组成原理的基本概念和原理；2. 熟悉计算机各部件的结构和功能；3. 提高动手能力，培养团队合作精神；4. 通过实践，加深对计算机组成原理的理解，为后续课程打下坚实基础。

计算机组成原理实验报告计算机组成原理实验报告引言：计算机组成原理是计算机科学与技术专业的重要课程之一，通过实验可以更好地理解和掌握计算机的组成原理。

本篇实验报告将介绍我们在计算机组成原理实验中所进行的实验内容和实验结果。

实验一：逻辑门电路设计在这个实验中，我们学习了逻辑门电路的设计和实现。

通过使用门电路，我们可以实现与门、或门、非门等基本逻辑运算。

我们首先学习了逻辑门电路的真值表和逻辑代数的基本运算规则，然后根据实验要求，使用逻辑门电路设计了一个简单的加法器电路，并通过仿真软件进行了验证。

实验结果表明，我们设计的加法器电路能够正确地进行二进制数的加法运算。

实验二：数字逻辑电路实现在这个实验中，我们进一步学习了数字逻辑电路的实现。

通过使用多路选择器、触发器等数字逻辑元件，我们可以实现更复杂的逻辑功能。

我们首先学习了多路选择器的原理和使用方法，然后根据实验要求，设计了一个4位二进制加法器电路，并通过数字逻辑实验板进行了搭建和测试。

实验结果表明，我们设计的4位二进制加法器能够正确地进行二进制数的加法运算。

实验三：存储器设计与实现在这个实验中，我们学习了存储器的设计和实现。

存储器是计算机中用于存储和读取数据的重要组成部分。

我们首先学习了存储器的基本原理和组成结构，然后根据实验要求，设计了一个简单的8位存储器电路，并通过实验板进行了搭建和测试。

实验结果表明，我们设计的8位存储器能够正确地存储和读取数据。

实验四：计算机硬件系统设计与实现在这个实验中，我们学习了计算机硬件系统的设计和实现。

计算机硬件系统是计算机的核心部分，包括中央处理器、存储器、输入输出设备等。

我们首先学习了计算机硬件系统的基本原理和组成结构，然后根据实验要求，设计了一个简单的计算机硬件系统，并通过实验板进行了搭建和测试。

实验结果表明，我们设计的计算机硬件系统能够正确地进行指令的执行和数据的处理。

结论：通过这些实验，我们深入学习了计算机组成原理的相关知识，并通过实践掌握了计算机组成原理的基本原理和实现方法。

千里之行，始于足下。

计算机组成原理存储器读写和总线控制实验实验报告计算机组成原理存储器读写和总线控制实验实验报告摘要：本实验主要通过使用计算机系统的存储器读写和总线控制实验来深入了解计算机组成原理中存储器的工作原理和总线控制的相关知识。

实验过程中，我们通过搭建实验平台、编写程序，并通过数据传输和总线控制，实现了存储器的数据读写功能。

通过实际操作和观察实验结果，对存储器读写和总线控制有了更深刻的理解。

1. 引言计算机组成原理是计算机科学与技术专业的重要课程之一，它涵盖了计算机硬件的各个方面，包括处理器、存储器、总线等。

存储器是计算机中储存数据的地方，而总线则负责处理信息传输。

了解存储器读写和总线控制的原理对于理解计算机工作方式至关重要。

2. 实验目的本实验的主要目的是通过实际操作了解存储器读写和总线控制的原理，并掌握相应的实验技能。

具体来说，我们要搭建实验平台、编写程序，并通过数据传输和总线控制，实现存储器的数据读写功能。

3. 实验内容第1页/共3页锲而不舍，金石可镂。

3.1 实验平台搭建首先，我们需要搭建实验平台。

根据实验要求，我们使用了一个基于Xilinx FPGA的开发板，并连接上需要的外设设备。

3.2 编写程序接下来，我们需要编写程序，以完成存储器读写和总线控制的功能。

我们使用了Verilog语言，通过编写相应的模块和逻辑电路，实现了存储器的数据读写。

3.3 数据传输和总线控制在编写程序后，我们开始进行数据传输和总线控制。

通过向存储器发送读写指令，并传输相应的数据，我们能够实现存储器数据的读取和写入。

同时，通过总线的控制，我们能够实现数据在各个设备之间的传输。

4. 实验步骤1. 搭建实验平台；2. 编写程序；3. 数据传输和总线控制。

5. 实验结果与分析在实验过程中，我们成功搭建了实验平台，并完成了程序的编写。

通过数据传输和总线控制，我们能够准确读取和写入存储器中的数据。

通过观察实验结果，我们发现存储器读写和总线控制的效果良好，能够满足我们的需求。

计算机组成原理寄存器存储器实验⼼得,寄存器实验⼼得（共10篇）.docx寄存器实验⼼得(共10篇)通⽤寄存器实验报告 ⼀、实验⽬的: 1、了解通⽤寄存器组的⽤途及对CPU的重要性。

2、掌握通⽤寄存器组的设计⽅法。

⼆、实验内容: 1、通⽤寄存器组的作⽤ 通⽤寄存器组是CPU的重要组成部分。

从存储器和外部设备取来的数据要放在通⽤寄存器中；向存储器和外部设备输出的数据从通⽤寄存器中取出；参加算术运算和逻辑运算的数据从通⽤寄存器组中取出，同时通⽤寄存器也 是运算结果的暂存地。

通⽤寄存器组有两个读端⼝，负责提供进⾏算术逻辑单元需要的源操作数和⽬的操作数；有⼀个写端⼝，负责将运算结果保存到指定的寄存器内。

2、通⽤寄存器组功能实现 根据通⽤寄存器组的功能要求，⼀个只有四个16位寄存器的通⽤寄存器组的框图如下图所⽰： ⑴寄存器部分： 当reset为低电平时，将四个16位寄存器R0-R3复位为0；当寄存器的write和sel 为⾼电平时，在时钟信号clk的上升沿将D端的输⼊D[15-0]写⼊寄存器，然后送到寄存器的输出Q[15-0]。

4个寄存器的允许写信号write和外部产⽣的⽬的寄存器写信号DRWr直接相连。

每个寄存器还有另⼀个选择信号sel，它决定哪⼀个寄存器进⾏写操作。

4个寄存器的选择信号分别和2-4译码器产⽣的sel00、sel01、sel10、sel11相连。

只有当⼀个寄存器被选中，才允许对该寄存器进⾏写操作。

⑵2-4译码器： 2-4译码器的输⼊sel[1-0]接DR[1-0],2-4译码器对2位的输⼊信号sel[1-0]进⾏2-4译码，产⽣4个输出sel00、sel01、sel10、sel11，分别送往4个寄存器R0、R1、R2和R3的选择端sel。

⑶4选1多路器 4选1多路选择器1从4个寄存器R0、R1、R2和R3的输出Q[15-0]选择1路送到DR_data[15-0]，给算术逻辑单元提供⽬的操作数；选择信号sel[1-0]接DR[1-0]。

第1篇一、实验背景随着计算机技术的飞速发展，存储器作为计算机系统的重要组成部分，其性能直接影响着计算机系统的整体性能。

为了深入了解存储器的原理及其在实际应用中的表现，我们进行了储存原理实验。

二、实验目的1. 理解存储器的基本概念、分类、组成及工作原理；2. 掌握存储器的读写操作过程；3. 了解不同类型存储器的优缺点；4. 分析存储器性能的影响因素。

三、实验内容1. 静态随机存储器（SRAM）实验（1）实验目的：掌握SRAM的读写操作过程，了解其优缺点。

（2）实验内容：通过实验，观察SRAM的读写过程，记录读写时序，分析读写速度。

（3）实验结果：SRAM读写速度快，但价格较高，功耗较大。

2. 动态随机存储器（DRAM）实验（1）实验目的：掌握DRAM的读写操作过程，了解其优缺点。

（2）实验内容：通过实验，观察DRAM的读写过程，记录读写时序，分析读写速度。

（3）实验结果：DRAM读写速度较SRAM慢，但价格低，功耗小。

3. 只读存储器（ROM）实验（1）实验目的：掌握ROM的读写操作过程，了解其优缺点。

（2）实验内容：通过实验，观察ROM的读写过程，记录读写时序，分析读写速度。

（3）实验结果：ROM只能读，不能写，读写速度较慢。

4. 固态硬盘（SSD）实验（1）实验目的：掌握SSD的读写操作过程，了解其优缺点。

（2）实验内容：通过实验，观察SSD的读写过程，记录读写时序，分析读写速度。

（3）实验结果：SSD读写速度快，功耗低，寿命长。

四、实验分析1. 不同类型存储器的读写速度：SRAM > SSD > DRAM > ROM。

其中，SRAM读写速度最快，但价格高、功耗大；ROM读写速度最慢，但成本较低。

2. 存储器性能的影响因素：存储器容量、读写速度、功耗、成本、可靠性等。

在实际应用中，需要根据具体需求选择合适的存储器。

3. 存储器发展趋势：随着计算机技术的不断发展，存储器性能不断提高，功耗不断降低，成本不断降低。

实验报告1实验名称运算器组成：实验微程序控制器方式和独立方式实验地点实验日期成绩实验目的1.熟悉逻辑测试笔的使用方法。

2.熟悉TEC-8 模型计算机的节拍脉冲T1、T2、T3；3.熟悉双端口通用寄存器组的读写操作；4.熟悉运算器的数据传送通路；5.验证74LS181 的加、减、与、或功能；6.按给定的数据，完成几种指定的算术、逻辑运算运算。

7.按照表中提供的功能自行验证其中几种即可。

（独立方式）实验原理1.1微程序控制器双端口寄存器组由1 片EPM7064(U40)(图2.2 中用虚线围起来的部上图标识出了本实验所用的运算器数据通路图。

参与运算的数据首先通过试验台操作板上的8个二进制数据开关SD7-SD0来设置，然后输入到双端口通用寄存器堆RF中。

双端口寄存器堆RF由1个ALTERA EPM 7064实现，功能相当于4个八位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到双端口通用寄存器堆RF中保存。

双端口寄存器堆模块RF的控制信号中RD1、RD0用于选择送ALU的A端口(左端口)的通用寄存器。

RS1、RS0用于选择送ALU的B端口(右端口)的通用寄存器。

按图所示，将运算器模块与实验台操作板上的线路进行连接。

由于运算器模块内部的连线已经由印制电路板连接好，故接线任务仅仅是完成数据开关、控制信号模拟开关、与运算模块的外部连线。

特别注意：为了建立清楚的整机概念，培养严谨的科研能力，手工连线是绝对有必要的。

2.用开关K15-K0向通用寄存器堆RF内的R3-R0寄存器置数据。

然后读出R3-R0的数据，在数据总线DBUS上显示出来。

实验报告2双端口存储器实验电路图双端口RAM 电路由1 片IDT7132 及少许附加电路组成，存放程序和数据。

IDT7132 有2 个端口，一个称为左端口，一个称为右端口。

2 个端口各有独立的存储器地址线、数据线和3 个读、写控制信号： CE#、R/W#和OE#，可以同时对器件内部的同一存储体同时进行读、写。