当前位置：文档之家 › MSP430时钟配置

MSP430时钟配置

  • 格式：docx
  • 大小：19.90 KB
  • 文档页数：2

下载文档原格式

  / 2

合集下载

MSP430主系统时钟以及430的低功耗设置

MSP430主系统时钟以及430的低功耗设置
睡眠模式唤醒
LPM3_EXIT;//退出低功耗模式
}
tips:感谢大家的阅读，本文由我司收集整编。仅供参阅！
BCSCTL1&=~XT2OFF;//~0x80
do
{
IFG1&=~OFIFG;//OFIFG为1表示外部晶体振荡器失效
for(i=0xff;i0;i--);//IFG1是InterruptFlag1
}
while((IFG1&OFIFG));//表示振荡器已经起振
BCSCTL2|=SELM_2;//#defineSELM_2(0x80)/*MCLKSourceSelect2:XT2CLK/LF
关闭外部中断：_DINIT();
430外部中断的模式
#include
main(void)
{
BCSCTL1=DIVA_2;//(0x20)/*ACLKDivider2:/4*/
WDTCTL=WDT_ADLY_1000;//直接将看门狗定时器变成定时器，定时
时间是1000毫秒
IE1=WDTIE;//打开定时器中断
P2DIR|=BIT3;
while(1)
{
unsignedinti;
_BIS_SR(LPM3_bits+GIE);//进入低功耗模式3，这种时候，cpu停止工
作，同时打开总的中断//_BIS_SR是一个本增函数，
//_BIS_SR()是一个本增函数，通过本函数可以对寄存器进行直接的操作
//这句话等价于_EINT();
//LPM3;
P2OUT&=~BIT3;//相当于把第五位输出0
for(i=180000;i0;i--);//延时

关于(单片机)msp430的时钟资料

关于(单片机)msp430的时钟资料

msp430f5419/38学习笔记之时钟系统(2011-11-30 10:41:30)分类： msp430标签：msp430f541xmsp430f543xucs时钟系统注：msp5419/38中，如果你使用SMCLK做TIMER_A的时钟，那么进入低功耗3或低功耗4是不会把SMCLK关掉的，这点5系列和其他系列的不一样。

UCS模块是一个低成本超低功耗系统，通过选择使用3个内部时钟信号，用户可以得到性能和功耗的最佳平衡点。

UCS可以由软件配置其工作模式，如配置成：不需要任何外部器件、使用1或 2个外部晶振等。

一、时钟系统UCS模块具有5个时钟源：XT1CLK：低频/高频振荡器，既可以与低频 32768HZ钟振、标准晶振、外部振荡器，又可以与外部4M-32MHZ时钟源一起使用，XT1CLK可以作为FLL模块内部的参考时钟。

有些芯片XT1CLK只允许使用外部的低频晶振，具体可参考数据手册；XT2CLK：可选高频振荡器，可与标准晶振，振荡器或者 4MHZ~32MHZ外部时钟源一起使用；VLOCLK：内部低功耗、低频振荡器，频率典型值为10KHZ；REFOCLK：内部低频振荡器，典型值为 32768HZ，可作为 FLL基准时钟源；DCOCLK：可以通过 FLL来稳定的内部数字控制振荡器（DCO）；DCOCLK经过 FLL分频后可得DCOCLKDIV。

UCS模块可以提供3种时钟信号：ACLK：辅时钟；MCLK：系统主时钟；SMCLK：子系统主时钟。

二、UCS操作PUC之后，UCS的默认配置模式如下：XT1CLK 选择LF模式下的XT1作为时钟源，ACLK 选择 XT1CLK 作为时钟源；MCLK 选择DCOCLKDIV作为时钟源；SMCLK 选择DCOCLKDIV作为时钟源；FLL操作使能，FLL基准时钟（FLLREFCLK）选择XT1CLK；XIN 和 XOUT作普通IO 口使用，禁止了 XT1 功能，直到 I/O 口重新配置为 XT1 模式；如果有 XT2IN 和XT2OUT，则一并配置为普通 IO 口，禁止 XT2 功能。

MSP430的时钟设置

MSP430的时钟设置

MSP430的时钟设置MSP430大部分都有三时钟脉冲可供运行时选择，这三个时钟是，1）辅助时钟ACLK；2）系统主时钟MCLK；3）子系统时钟SMCLK。

这三种时钟脉冲的选择主要靠下面三个控制寄存器来完成，这三个控制寄存器是1）控制寄存器DCOCT其存储单元地址是56h；2) 基本始终控制寄存器1，BCSCTL1，地址57h；3) 基本始终控制寄存器2，BCSCTL2，地址58h。

下面对这三个寄存器的控制的软件状态状态进行介绍。

1）控制寄存器DCOCTLDCO2;DCO1;DCO0这三位共八个状态，控制时钟脉冲的8个频段。

000~111对应0~7；频率由低到高8个频段。

MOD.4~MOD.0这5为共32种状态，定义在32个周期中插入插入其他频率。

DCO2=0x80;DCO1=0x40;DCO0=0x20;MOD4=0x10;MOD3=0x08;MOD2=0x04;MOD1=0x02;MOD0=0x01其中TX2OFF为0，开启TX2振荡器，为1关闭；XTS=0开启低频模式，1开启高频模式；DIVA1和DIVA0控制分频模式0 0 不分频0 1 2分频1 0 4分频1 1 8分频TX5V一般设置为0RSEL2~RSEL0三位决定八个频段的不同频率，这样，RSEL2~RSEL0和DCO2~DCO0共可实现8*8=64个不同的频率。

由于430没有位操作，所以定义了每一位状态对应的名称：TX2OFF=0x80TXS=0x40DIVA1=0x20DIVA0=0x10TX5V=0x08RSEL2=0x04RSEL1=0x02RSEL0=0x01也就是每位所在的位置为1，其余位为0，这样，要对某一位操作，就可通过运算，在不改变其他位的情况下，对某一位进行置1或清0（如何做后面讲）。

SELM.1- SELM.0DIVM.1- DIVM.0SELS时钟源选择DIVS.1-DIVS.0 DCOR0 0 默认DCOCLK0 0默认MCLK=DCOCLK00 默认SMCLK=MCLK选择电阻0 1选择DCOCLK0 1 2分频选择SMCLK01 MCLK 2分频内电阻1 0 选择XT2CLK1 0 4分频默认选择DCOCLK10 MCLK 4分频或外电阻1 1 选择LFXTICLK1 18分频11 MCLK 8分频SELM1=0x80;SELM0=0x40;DIVM1=0x20;DIVM0=0x10;SELS=0x08;DIVS1=0x04;DIVS0=0x02;DCOR=0x01;下面看如何让在保证其他位不变的情况下给某一位清0或置1.例1要给BCSCTL2的bit3清0。

MSP430时钟系统详解

MSP430时钟系统详解

2
while(1) { P1OUT = 0x40; _delay_cycles(100); P1OUT = 0; _delay_cycles(5000); } }
// 开启 LED // 关闭 LED
2、CPU 运行在晶振(32768Hz)时钟下： 时钟下： 晶体频率为 32768 赫兹，约 3 倍的 VLO。如果我们在前面的代码中使用晶振，指示灯应闪 烁大约每秒一次。 你知道为什么 32768 赫兹是一个标准？这是因为这个数字是 2 的 15 次方， 因此很容易用简单的数字计数电路，以每秒一次获得率 ——手表和其他时间时基。认识到 ACLK 来自外部晶振时钟。 #include <msp430g2231.h> void main(void) { WDTCTL = WDTPW + WDTHOLD; // 关闭看门狗定时器 P1DIR = 0x41; // P1.0 和 P1.6 配置输出 P1OUT = 0x01; // 开启 P1.0 BCSCTL3 |= LFXT1S_0; // LFXT1 = 32768Hz 晶振 while(IFG1 & OFIFG) { IFG1 &= ~OFIFG; // 清除 OSCFault 标志 _delay_cycles(100000); // 为可见的标志延时 } P1OUT = 0; // 关闭 P1 __bis_SR_register(SCG1 + SCG0); // 关闭 DCO BCSCTL2 |= SELM_3 + DIVM_3; // MCLK = 32768/8 while(1) { P1OUT = 0x40; // 开启 LED _delay_cycles(100); P1OUT = 0; / / 关闭 LED _delay_cycles(5000); } } 3、CPU 运行在晶振(32768Hz)和 DCO 时钟下： 时钟下： 最慢的频率，我们可以运行 DCO 约在 1MHz（这也是默认速度） 。因此，我们将开始切换 MCLK 到 DCO 下。在大多数系统中，你会希望 ACLK 上运行的 VLO 或 32768 赫兹晶振。 由于 ACLK 在我们目前的代码是在晶体上运行，我们会打开 DCO 计算。

MSP430时钟MCLK SMCLK ACLK

MSP430时钟MCLK SMCLK ACLK

摘要：本文详细讲述了如何查看MSP430G2231MCLK、SMCLK、ACLK默认时钟频率，最后给出FLASH时序控制发生器频率设置例子。

注：本文是基于开发板MSP-EXP430G2 LaunchPad，其MCU型号是MSP430G2231。

一、MCLK、SMCLK、ACLK默认时钟频率1.1 POR与PUCPOR指Power-On Reset，即上电复位(硬件)，PUC指Power-Up Clear，即上电清除(软件复位)，这是MSP430两种分离的复位信号。

POR总会引起PUC，关于POR与PUC的触发条件见用户指南，如下：图1 POR与PUC触发条件1.2 默认时钟频率有两种方法(甚至更多)可以得知MCLK、SMCLK、ACLK默认的时钟频率。

(1)通过用户指南描述查阅用户指南可得到系统复位后，时钟信号MCLK、SMCLK、ACLK的时钟源分别是DCOCLK(数控震荡器)、DCOCLK、LFXT1CLK(低速晶体震荡器)。

如下：图2 复位后默认时钟频率(2)通过寄存器初始值判定用户指南会给出每个寄存器的初始值，通过分析初始值各位的含义，并对照数据手机，也可得到其默认频率。

定位到用户指南基本时钟模块(Basic Clock Model)，其寄存器描述如下：结合图5分析，可知RSELx为7(BCSCTL1低3位)，DCOx为3，MODx为0，再对照图4可知系统复位后MCLK 和SMCLK的频率在0.8MHz~1.5MHz，即819.2KHz~1536KHz。

再结合图3基本时钟系统控制寄存器2(BCSCTL2)，可知MCLK默认时钟源是DCOCLK，SMCLK默认时钟源也是DCOCLK。

BCSCTL2示意图如下：图3 BCSCTL2示意图1.2.1 MCLK和SMCLK时钟频率在数据手册可以找到DCO频率表(搜索关键词DCOCLK可快速找到)，如下：图4 DCO时钟频率由上图可知，系统复位后MCLK和SMCLK的频率在0.8MHz~1.5MHz，即819.2KHz~1536KHz。

MSP430时钟配置

MSP430时钟配置

MSP430 频率(时钟)配置MSP430时钟：1、在MSP430单片机中一共有四个时钟源：（1）LFXT1CLK，为低速/高速晶振源，通常接32.768kHz晶振（2）XT2CLK，可选高频振荡器，外接标准高速晶振，通常是接8Mhz，也可以接400kHz～16Mhz；（3）DCOCLK，数控振荡器，为内部时钟，由RC震荡回路构成，受温度和电压的影响较大；若外部不接稳定的晶振电路，直接由内部时钟工作，则会因环境变化而导致性能不稳定。

（4）VLOCLK，内部低频振荡器，12kHz标准振荡器。

（要得到标准的12k则必须外接32768等晶振）2、在MSP430单片机内部一共有三个时钟系统：（1）ACLK：辅助时钟，通常由LFXT1CLK或VLOCLK作为时钟源，可以通过软件控制更改时钟的分频系数；（2）MCLK：主时钟，为系统内核提供时钟，它可以通过软件从四个时钟源选择或者从四个时钟源分频后选择为主时钟；（3）SMCLK：子时钟，也是可以由软件选择时钟源。

3、MSP430的时钟设置包括3个寄存器，DCOCTL、BCSCTL1、BCSCTL2、BCSCTL3MOD0~MOD4: Modulation Bit,频率的微调。

一般不需要DCO的场合保持默认初始值就行了。

XT5V: 1.DIVA0~DIVA1:选择ACLK的分频系数。

DIVA=0,1,2,3,ACLK的分频系数分别是1,2,4,8;XTS: 选择LFXT1工作在低频晶体模式(XTS=0)还是高频晶体模式(XTS=1)。

XT2OFF: 控制XT2振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1)。

正常情况下把XT2OFF复位就可以了.DCOR: 0,选择内部电阻；1,选择外部电阻DIVS0~DIVS1: DIVS=0,1,2,3对应SMCLK的分频因子为1,2,4,8SELS: 选择SMCLK的时钟源, 0:DCOCLK; 1:XT2CLK/LFXTCLK.DIVM0~1: 选择MCLK的分频因子, DIVM=0,1,2,3对应分频因子为1,2,4,8.SELM0~1: 选择MCLK的时钟源, 0,1:DCOCLK, 2:XT2CLK, 3:LFXT1CLK我用的时候一般都把SMCLK与MCLK的时钟源选择为XT2。

msp430设置基本时钟系统


/* DCOCTL 的位定义 */ #define MOD0 (0x01) /* Modulation Bit 0 */ #define MOD1 (0x02) /* Modulation Bit 1 */ #define MOD2 (0x04) /* Modulation Bit 2 */ #define MOD3 (0x08) /* Modulation Bit 3 */ #define MOD4 (0x10) /* Modulation Bit 4 */ #define DCO0 (0x20) /* DCO Select Bit 0 */ #define DCO1 (0x40) /* DCO Select Bit 1 */ #define DCO2 (0x80) /* DCO Select Bit 2 */ /* BCSCTL1 的位定义 */ #define RSEL0 (0x01) /* Resistor Select Bit 0 */ #define RSEL1 (0x02) /* Resistor Select Bit 1 */ #define RSEL2 (0x04) /* Resistor Select Bit 2 */ #define XT5V (0x08) /* XT5V should always be reset */ #define DIVA0 (0x10) /* ACLK Divider 0 */ #define DIVA1 (0x20) /* ACLK Divider 1 */ #define XTS (0x40) /* LFXTCLK 0:Low Freq. / 1: High Freq. */ #define XT2OFF (0x80) /* Enable XT2CLK */ /* BCSCTL1 的 DIVA 的功能定义 */ #define DIVA_0 (0x00) /* ACLK Divider 0: 0x20) /* MCLK Divider 2: /4 */ #define DIVM_3 (0x30) /* MCLK Divider 3: /8 */ /* BCSCTL1 的 SELM 的功能定义 */ #define SELM_0 (0x00) /* MCLK Source Select 0: DCOCLK */ #define SELM_1 (0x40) /* MCLK Source Select 1: DCOCLK */ #define SELM_2 (0x80) /* MCLK Source Select 2: XT2CLK/LFXTCLK */ #define SELM_3 (0xC0) /* MCLK Source Select 3: LFXTCLK */ #endif ///////////////////////////////////////////////// ///////////////////////////////////////////////// //////////////// #include; #include &quot;BoardConfig.h&quot; #include &quot;SetClock.h&quot; // 时钟设置函数// 系统时钟设定 void BCSInit (void) {

基于MSP430单片机的电子时钟设计说明

基于MSP430单片机的电子时钟设计说明
一、需求分析
本设计的目标是基于MSP430单片机来设计一款电子时钟。

电子时钟
可以用来显示当前的时间，比如时、分、秒；同时还具有闹钟功能，即可
以设置每天一些时刻提醒用户，提醒用户做件事情。

设计时，要注意以下
几个方面：
1、时间流逝的准确性：电子时钟的核心功能是准确显示当前的时间，即时针、分针、秒针在正确地流逝；同时也要考虑时间的准确性，用户可
以设置任意时间，时钟计时要按照设置的时间进行计时。

2、系统稳定性：电子时钟的系统稳定性极其重要，不能因为短暂的
停电等扰动，导致系统失去稳定，时间乱跳。

3、外观设计：在外观设计方面，电子时钟要求具有精美、简约的外观，而且要求清晰显示时间内容，用户可以视觉上感受时间的运行，同时
操作简单，操作界面友好；同时，为了满足用户的要求，要能够设置闹钟，并且有红色指示灯和蜂鸣器来提醒。

二、设计要求
1、MSP430单片机：采用MSP430F169作为主控制器，芯片的16位CPU具有较强的数据处理能力，可以有效调整时间性能，满足电子时钟计
时要求。

2、时间及闹钟设置：采用4×4键盘模块作为时间及闹钟设置。

第三章 MSP430基本外设1(时钟系统)

右图为 MSP430X 5XX / 6XX 系列单片 机时钟模 块结构：
MSP430X5XX / 6XX系列时钟系统模块（2/3）
从上图可以看出，MSP430F5XX / 6XX时钟模块有 5 个时 钟输入源： XT1CLK 低频或高频时钟源：可以使用标准晶振，振荡 器或者外部时钟源输入4MHz～32MHz。XT1CLK可以作为 内部FLL模块的参考时钟。 XT2CLK 高频时钟源：可以使用标准晶振，振荡器或者 外部时钟源输入4MHz～32MHz。 VLOCLK 低功耗低频内部时钟源：典型值为10KHZ； REFOCLK 低频修整内部参考时钟源：典型值为 32768Hz，作为FLL基准时钟源； DCOCLK 片内数字控制时钟源：通过FLL模块来稳定。
SMCLK
时钟模块应用举例（MSP430F5XX / 6XX）（2/2）
UCSCTL6 &= ~XT2OFF; // 使能 XT2 UCSCTL6 &= ~(XT1OFF); // 使能 XT1 UCSCTL6 |= XCAP_3; // 配置内接电容值， // 若使输出为32.768KHz，则需要选择XCAP_3 do { UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG); // 清零XT1、XT2、DCO故障标志位 SFRIFG1 &= ~OFIFG; // 清零SFR中的故障标志位 }while (SFRIFG1&OFIFG); // 检测振荡器故障标志位 UCSCTL6 &= ~XT2DRIVE0; // 根据预期的频率，减小XT2的驱动 UCSCTL4 |= SELA_0 + SELS_5; // 选择 SMCLK和ACLK的时钟源 while(1); // 循环等待 }

MSP430时钟设置及应用总结

MSP430时钟设置及应用总结*******************基于MSP430F1612************************** 在MSP430单片机中，一个时钟周期= MCLK晶振的倒数。

如果MCLK是8MHz，则一个时钟周期为1/8us。

一个机器周期= 一个时钟周期，即430每个动作都能完成一个基本操作。

一个指令周期= 1~6个机器周期，具体根据具体指令而定。

另外，指令长度只是一个存储单位，与时间没有必然的关系。

MSP430单片机的时钟模块主要包括：三个时钟：辅助时钟ACLK 、主时钟MCLK 、子系统时钟SMCLK三个振荡器：低频时钟源LFXT1 、高频时钟源XT2 、数字控制RC振荡器DCO而MSP430单片机工作所需时钟就是由这些振荡器振荡后经处理产生的。

(1)ACLK:是LFXT1CLK信号经1/2/4/8分频后得到的，主要用作低速外围的时钟(2)MCLK：是LFXT1CLK,XT2CLK,DCOCLK的三者之一决定，由软件选择，然后经1/2/4/8分频后得到，主要用于CPU和系统(3)SMCLK：可由LFXT1CLK和DCOCLK，或者XT2CLK与DCOCLK决定，然后经1/2/4/8分频后得到,主要用于高速外围模块MSP430的时钟模块由DCOCTL,BCSCTL1,BCSCTL2,IE1,IFG1这五个寄存器来确定，具体的功能如下所示：DCOCTL:控制DCO振荡器BCSCTL1:控制XT2，LFXT1，DCO振荡，并控制ACLK的分频情况BCSCTL2:设置三个时钟源分别选择什么振荡器我们在程序里对寄存器的设置，也就是对三个振荡器进行设置，时钟振荡器设置好了，还要对时钟模块进行设置，也就是让三个时钟模块MCLK SMCLK ACLK选择相应的时钟振荡器以得到不同频率的时钟。

PUC信号后，系统选择内部电阻以实现频率的输出。

RSELx = 4 与DCOx = 3，开始时使DCO有一个适中的频率。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

MSP430 频率(时钟)配置
MSP430时钟：
1、在MSP430单片机中一共有四个时钟源：
（1）LFXT1CLK，为低速/高速晶振源，通常接32.768kHz晶振
（2）XT2CLK，可选高频振荡器，外接标准高速晶振，通常是接8Mhz，也可以接400kHz～16Mhz；
（3）DCOCLK，数控振荡器，为内部时钟，由RC震荡回路构成，受温度和电压的影响较大；若外部不接稳定的晶振电路，直接由内部时钟工作，则会因环境变化而导致性能不稳定。

（4）VLOCLK，内部低频振荡器，12kHz标准振荡器。

（要得到标准的12k则必须外接32768等晶振）
2、在MSP430单片机内部一共有三个时钟系统：
（1）ACLK：辅助时钟，通常由LFXT1CLK或VLOCLK作为时钟源，可以通过软件控制更改时钟的分频系数；
（2）MCLK：主时钟，为系统内核提供时钟，它可以通过软件从四个时钟源选择或者从四个时钟源分频后选择为主时钟；
（3）SMCLK：子时钟，也是可以由软件选择时钟源。

3、MSP430的时钟设置包括3个寄存器，DCOCTL、BCSCTL1、BCSCTL2、BCSCTL3
MOD0~MOD4: Modulation Bit,频率的微调。

一般不需要DCO的场合保持默认初始值就行了。

XT5V: 1.
DIVA0~DIVA1:选择ACLK的分频系数。

DIVA=0,1,2,3,ACLK的分频系数分别是1,2,4,8;
XTS: 选择LFXT1工作在低频晶体模式(XTS=0)还是高频晶体模式(XTS=1)。

XT2OFF: 控制XT2振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1)。

正常情况下把XT2OFF复位就可以了.
DCOR: 0,选择内部电阻；1,选择外部电阻
DIVS0~DIVS1: DIVS=0,1,2,3对应SMCLK的分频因子为1,2,4,8
SELS: 选择SMCLK的时钟源, 0:DCOCLK; 1:XT2CLK/LFXTCLK.
DIVM0~1: 选择MCLK的分频因子, DIVM=0,1,2,3对应分频因子为1,2,4,8.
SELM0~1: 选择MCLK的时钟源, 0,1:DCOCLK, 2:XT2CLK, 3:LFXT1CLK
我用的时候一般都把SMCLK与MCLK的时钟源选择为XT2。

其它：
1. LFXT1: 一次有效的PUC信号将使OSCOFF复位，允许LFXT1工作，如果LFXT1信号没有用作SMCLK或MCLK，可软件置OSCOFF关闭LFXT1.
2. XT2: XT2产生XT2CLK时钟信号，如果XT2CLK信号没有用作时钟MCLK和SMCLK,可以通过置XT2OFF关闭XT2，PUC信号后置XT2OFF，即XT2的关闭的。

3. DCO振荡器：振荡器失效时，DCO振荡器会自动被选做MCLK的时钟源。

如果DCO信号没有用作SMCLK和MCLK时钟信号时，可置SCG0位关闭DCO直流发生器。

4. 在PUC信号后，由DCOCLK作MCLK的时钟信号，根据需要可将MCLK的时钟源另外设置为LFXT1或XT2，设置顺序如下：
(1)清OSCOFF/XT2
(2)清OFIFG
(3)延时等待至少50uS
(4)再次检查OFIFG，如果仍置位，则重复(1)-(4)步，直到OFIFG=0为止。

(5)设置BCSCTL2的相应SELM。

实例分析
1、CPU运行在VLO时钟下：
这是最慢的时钟，在约12千赫兹下运行。

因此，我们将通过可视化的LED闪烁的红色慢慢地在约每3秒钟率。

我们可以让时钟系统默认这种状态，设置专门来操作VLO。

我们将不使用任何ALCK外设时钟在此实验室工作，但你应该认识到，ACLK来自VLO时钟。

#include<msp430g2131.h>
/*---------------------------------------------------------------------------------------------*/
Void main()
{
WDTCTL = WDTPW + WDTHOLD; // 关闭看门狗定时器
BCSCTL1 |= XT2OFF; //XT2关闭ACLK=32768hz DCO为默认值约800k
BCSCTL3 |= LFXT1S_2; // LFXT1 = VLO =12khz(大约)
// BCSCTL3 |= LFXT1S_0; // LFXT1 = 32.768khz (大约)
IE1 &= ~OFIE; //清除时钟错误中断
IFG1 &= ~OFIFG; // Clear OSCFault flag
BCSCTL2 |= SELM_3+SELS;// mclk时钟源为LFXT1CLK,smclk=LFXT1CLK=32768hz
// BCSCTL2 |= SELM_0+SELS; // mclk时钟源为DCOCLK,smclk=LFXT1CLK=32768hz __delay_cycles(1000); //小延时等待振荡稳定
P1DIR=BIT0; //P1.0配置输出
P1OUT=BIT0; //P1.0输出高电平
While()
{
P1OUT^= BIT0; //P1.0电平反转；
_delay_cycles(100000);
}
}
/*---------------------------------------------------------------------------------------------*/。