下载文档原格式
双面部考试试题姓名：日期：得分：一、填空。
1、印制线路板的定义：在绝缘基材上接频设计形成的印刷元件或印刷线路以及两者结合的导电图形2、PCB板按层次分：、、三类。
3、PCB用基板材料，在整个印制电路板上，主要担负、和三个方面的功能。
4、印制电路板英文名为：5、显影机在生产时阻焊速度调整至m/min显影干膜速度调整1.5-1.8m/min。
6、曝光阻焊板曝光无须控制在曝光干膜板曝光尺应控制在二、判断题。
对的打√，错的打×。
（10分）1、丝印操作员在操作中须戴好手指套。
（）2、在生产前操作员须看清流程工艺卡后再生产。
（）3、操作员在生产拿板不用戴手套。
（）4、在生产操作前操作员须点检设备参数是否在MI要求范围内后再生产。
（）5、在生产时发现设备异常，不用向上班报告，自行维修。
（）三、问答题。
1、请写出双面板制作主要流程。
（20分）答：2、造成显影不净的基本因素。
（10分）3、磨板机的目的。
（10分）单面磨板工考试题目一、选择题：（可多选或单选）（每题10分）1、绿油前磨板机的工艺流程中第二流程是什么？（）A、入料B、酸洗C、磨刷D、喷淋2、绿油前磨板机的工艺流程中有哪一段需要加热（）A、酸洗B、风干段C、高压水洗段D、磨刷段3、绿油前磨板机开机程序中按哪一个才是开机（）A、主画面B、输送C、手动D、磨痕测试4、绿油前磨板机酸洗浓度为（）A、10%B、6%C、3-5%D、15%5、绿油前磨板机刷磨刷痕在（）MMA、6-10B、12-16C、9-15D、7-146、刷磨时发现板面沾有胶应用（）清洗干净后再刷。
A、酒精B、菲林水C、防白水D、硫酸7、在使用绿油前磨板机的注意事项中，如果烘干温度显示值为（）以下时不可放板。
A、65℃B、75℃C、85℃D、95℃8、绿油前磨板机配制硫酸多少日更换一次。
（）A、1日B、2日C、3日D、4日9、配制硫酸时必须戴（）A、头罩B、面罩C、口罩D、防护眼镜10、在调节绿油前磨板机时正常电流是（）A、1.6-1.8B、1.8-2.6C、2.6-3.0D、3.0-3.5冲床考试题目一、填空题：（每题10分）1、开机前检验（模具与冲床）的匹配状况，空气要达到（ 0.5 ）MPA，压力机必须是在上死点才能起动。
电源设计精彩问答——电子产品设计工程师必备手册目 录一、电源的介绍1.引言2.线性电源3.开关电源与线性电源的比较4.直流-直流转换器5.开关电源6.对称转换器二、电源设计经典100问1.节能常见问题解答？2.利用新型数字控制技术设计更具优势的AC-DC适配器充电器3.如何采用固定导通时间控制器进行设计4.电源管理芯片在便携式产品的应用5.第三代省电IC-NB转接器之小型化及高度整合6.便携电源管理策略和技巧7.如何用双高压型肖特基整流器提高开关电源效率8.如何在便携式产品中实现高效电源变换？9.如何利用示波器有效辅助开关电源设计一、电源的介绍二、电源设计经典100问1.节能常见问题解答？Q1：什么是待机功耗？A1：当VCR、DVD以及手机充电器等电器设备插接在墙壁插座中时，即使这些产品处于闲置状态，但却仍然在消耗电能。
消费者通常会认为他们的设备已经关机，而事实上，该设备只是处于待机状态，仍然在消耗着功率。
譬如，当您使用遥控器关闭VCR后，由于VCR内部的电源仍然处于接通状态并为遥控接收器供电，因此VCR仍在待机或睡眠模式下耗费着电能。
尽管遥控接收器消耗的功率微乎其微(大约0.1W)，但由于采用低效技术的电源(如线性电源)不够智能，无法减少待机状态下的功率消耗，结果往往会浪费几瓦的功率。
这就是我们所说的待机功耗。
Q2：什么是空载功耗？A2：空载功耗是待机功耗的一个子类。
空载功率是指设备在与负载断开且不执行任何功能时所使用的电能。
例如，插接在墙壁插座上的手机充电器，虽然未与手机相连，但仍会消耗功率。
线性充电器即使在与手机断开连接时，仍可消耗0.8 W到2 W的功率。
Q3：哪些设备使用待机功率？A3：所有带有外接电源或墙上电源供应器、遥控器或时钟显示的设备均需要待机功率。
严格来说，所有电子产品均需要插接到墙壁插座上，比如电视机、VCR、DVD、洗衣 机、手机充电器、照明灯、无绳电话和功能手机、冰箱、有线电视解码器、卫星电视解码器、收音机、计算机、打印机、监视器、传真机、复印机、调制解调器、音 频放大器、工业控制装置以及电机控制装置等等。
传输线试题答卷人∶答案卷得分∶100 折合∶15 一．在PCB Layout 设计中，匹配线长是工程师的基本功之一，尤其是据汇排，要让所有信号同时到达接收端。
如下图，封装A 是驱动端，透过三根微带走线传输到封装B，由於封装 A 内部的走线长一致，在PC 板上需要进相应的绕线处，以保证信号的同步性。
各部分的介电常标注在图中，请回答以下一些问题∶（12 分，每空 3 分）已知条件：真空中信号的传播速率为：11.85inch/ns信号传输速率大致与成反比。
1．信号在封装 A 中的传输延时是158 （单位∶ps/inch）；2．信号在PC 板上的传输延时是175 （单位∶ps/inch）；3．如果以Wire 3 为考基准线长，其在封装 A 中走线长为2000Mils，在PC 板上走线为10Inches，三根走线在封装 B 中的线长相同，wire 1 在封装 A 中wire 则在PC 板上，的走线长1500Mils， 2 在封装 A 中的走线长1000Mils，Layout 工程师需要相应调整Wire 1 的走线长为10.45 inches ；Wire 2 的长为10.90 inches 。
二．目前需要设计一块电板其中内层上要走种特性阻抗的传输线一种为特性阻抗值为60 欧姆的传输线另一种为特性阻抗值为30 欧姆的传输线。
已知PCB 板的内层走线最小宽为4mil，假设介质介电常为 4.3，铜线浓为 1.32mil，信号层到边考平面的高相同。
（每小题6 分） a.介质层需要多浓才能保证最小宽传输线的特性阻抗值为60 欧姆，这的介质浓指个考平面之间的距h。
给出计算过程注意∶如果计算信号走线层到其中一边考平面的高H，可以透过折算∶Hh-t/2 根据：，将Z060ohms ，w4Mils ，t1.32mils 带入即可算出∶h18.54Milsb.在叠层变的情况下，设计特性阻抗值为30 欧姆的传输线宽。
给出计算过程用上面同样的公式，将Z030ohms，h18.54Mils，t1.32mils 带入，可算出∶W14.01Mils三．传输线的阻抗需要特殊的TDR 测试设备，下图的子是一根传输线（包含容性器件）在TDR 中观察到的各段阻抗值。
pcb layout工程师的面试试题？1.PCB Layout 流程、工艺要求及注意事项；2.相关产品PCB Layout的安规规范和EMC要求；3.标准且常用的零件封闭尺寸（如SOP-8)；4.基本的电路知识；5.PCB 的制作流程（注意与Layout流程区别）等。
6.实际操作能力（重要PCB工程师笔试题及答案一.填空1.PCB上的互连线按类型可分为_微带线_和带状线2引起串扰的两个因素是_容性耦合和_感性耦合[hide]3.EMI的三要素：发射源传导途径敏感接收端4.1OZ铜的厚度是1.4 MIL5.信号在PCB(Er为4)带状线中的速度为:6inch/ns6.PCB的表面处理方式有：喷锡，沉银，沉金等pcb layout工程师的工作是需要很好的耐心的，而且更需要细心。
面试是你整个求职过程中最重要的阶段。
成败均决定于你面试时的表现。
每个人都能够学会怎么出色地面试，而且绝大多数的错误都可以预期并且避免，下面这些将给你带来成功的契机。
精心准备所有面试有可能需要的东西，比如文凭，身份证复印件，pcb设计简历，相片等等，绝不能在这点上让人感到你是一个不认真的人。
完整地填妥公司的表格–即使你已经有简历。
即使你带了简历来，很多公司都会要求你填一张表。
你愿意并且有始有终地填完这张表，会传达出你做事正规、做事善始善终的信息。
面试前先自己预演一下，尝试你会被问及的各种问题和答案，即使你不能猜出所有你可能被问的问题，但思考它们的过程会让你减轻紧张而且在面试时心里有底。
用减轻紧张的技巧来减少你的不安，深呼吸以使自己冷静下来。
公众人物有很多舒缓压力的方法会帮助你进行面试。
在面试临近时练习一下如何放松自己，譬如放慢语速，你越放松越会觉得舒适自然，也会流露出更多的自信。
留心你自己的身体语言，尽量显得精警、有活力、对主考人礼貌。
用眼神交流，在不言之中，你会展现出对对方的兴趣。
PADS把你碰到的每一个人看成是面试中的重要人物，一定要对每一个你接触的人都彬彬有礼，不管他们是谁以及他们的职务是什么，每个人对你的看法对面试来说都可能是重要的。
PCB设计的148个检查项目一、资料输入阶段1.在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件）2.确认PCB模板是最新的3. 确认模板的定位器件位置无误4.PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确5.确认外形图上的禁止布放器件和布线区已在PCB模板上体现6.比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确7.确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置二、布局后检查阶段a.器件检查8, 确认所有器件封装是否与公司统一库一致，是否已更新封装库（用viewlog检查运行结果）如果不一致，一定要Update Symbols9, 母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确，且子板有防误插措施，子板与母板上的器件不应产生干涉10, 元器件是否100% 放置11, 打开器件TOP和BOTTOM层的place-bound，查看重叠引起的DRC是否允许12, Mark点是否足够且必要13, 较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲14, 与结构相关的器件布好局后最好锁住，防止误操作移动位置15, 压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点16, 确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）17, 金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置18, 接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置19, 波峰焊面的CHIP器件是否已经转换成波峰焊封装，20, 手工焊点是否超过50个21, 在PCB上轴向插装较高的元件，应该考虑卧式安装。
留出卧放空间。
并且考虑固定方式，如晶振的固定焊盘22, 需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的高度b.功能检查23, 数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理24, A/D转换器跨模数分区放置。
实用资料：PCB设计铜铂厚度、线宽和电流关系以下总结了网上八种电流与线宽的关系公式，表和计算公式，虽然各不相同（大体相近），但大家可以在实际的PCB板设计中，综合考虑PCB板的大小，通过电流，选择一个合适的线宽。
一、PCB电流与线宽PCB载流能力的计算一直缺乏权威的技术方法、公式，经验丰富CAD工程师依靠个人经验能作出较准确的判断。
但是对于CAD新手，不可谓遇上一道难题。
PCB的载流能力取决与以下因素：线宽、线厚（铜箔厚度）、容许温升。
大家都知道，PCB走线越宽，载流能力越大。
假设在同等条件下，10MIL的走线能承受1A，那么50MIL的走线能承受多大电流，是5A吗？答案自然是否定的。
请看以下来来自国际权威机构提供的数据：供的数据：线宽的单位是：Inch（1inch=2.54cm=25.4mm）数据来源：MIL-STD-275Printed Wiring for Electronic Equipment二、PCB设计铜铂厚度、线宽和电流关系在了解PCB设计铜铂厚度、线宽和电流关系之前先让我们了解一下PCB敷铜厚度的单位盎司、英寸和毫米之间的换算：'在很多数据表中，PCB的敷铜厚度常常用盎司做单位，它与英寸和毫米的转换关系如下：1盎司=0.0014英寸=0.0356毫米（mm）2盎司=0.0028英寸=0.0712毫米（mm）盎司是重量单位，之所以可以转化为毫米是因为pcb的敷铜厚度是盎司/平方英寸'PCB设计铜铂厚度、线宽和电流关系表也可以使用经验公式计算:0.15×线宽(W)=A以上数据均为温度在25℃下的线路电流承载值.导线阻抗:0.0005×L/W(线长/线宽)电流承载值与线路上元器件数量/焊盘以及过孔都直接关系另外导线的电流承载值与导线线的过孔数量焊盘的关系导线的电流承载值与导线线的过孔数量焊盘存在的直接关系（目前没有找到焊盘和过孔孔径每平方毫米对线路的承载值影响的计算公式，有心的朋友可以自己去找一下，个人也不是太清楚，不在说明）这里只做一下简单的一些影响到线路电流承载值的主要因素。
1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。
改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。
异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。
2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
3：时序设计的实质：时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
4：建立时间与保持时间的概念？建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。
保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。
5：为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。
这就是为什么要用两级触发器来同步异步输入信号。
这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。
（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。
PCB设计技巧百问1、如何选择PCB板材？选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。
设计需求包含电气和机构这两部分。
通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。
例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。
就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰？避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。
可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。
还要注意数字地对模拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？信号完整性基本上是阻抗匹配的问题。
而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。
解决的方式是靠端接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的？差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。
平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。
一般以前者side-by-side实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？要用差分布线一定是信号源和接收端也都是差分信号才有意义。
所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。
这样信号品质会好些。
7、为何差分对的布线要靠近且平行？对差分对的布线方式应该要适当的靠近且平行。
所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。
需要平行也是因为要保持差分阻抗的一致性。
若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
8、如何处理实际布线中的一些理论冲突的问题1. 基本上, 将模/数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。
而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。
所以, 一定要将晶振和芯片的距离进可能靠近。
3. 确实高速布线与EMI的要求有很多冲突。
但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。
所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。
最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾？现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。
各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。
例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。
这会影响到自动布线出来的走线方式是否能符合设计者的想法。
另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。
例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。
所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
10、关于test coupon。
test coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是否满足设计需求。
一般要控制的阻抗有单根线和差分对两种情况。
所以， test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。
最重要的是测量时接地点的位置。
为了减少接地引线(ground lead)的电感值， TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)，所以， test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。
详情参考如下链接1. /design/chipsets/applnots/pcd_pres399.pdf2. /index.html (点选Application notes)11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？一般在空白区域的敷铜绝大部分情况是接地。
只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。
也要注意不要影响到它层的特性阻抗，例如在dual stripline的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。
例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。
另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量？至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。
基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。
前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。
这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。
影响大小可透过仿真得知。
原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。
15、若干PCB组成系统，各板之间的地线应如何连接？各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子(此为Kirchoff current law)。
这地层上的电流会找阻抗最小的地方流回去。
所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。
另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
16、能介绍一些国外关于高速PCB设计的技术书籍和资料吗？现在高速数字电路的应用有通信网路和计算机等相关领域。
在通信网路方面，PCB板的工作频率已达GHz上下，迭层数就我所知有到40层之多。
计算机相关应用也因为芯片的进步，无论是一般的PC或服务器(Server)，板子上的最高工作频率也已经达到400MHz (如Rambus) 以上。
因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工艺的需求也渐渐越来越多。
这些设计需求都有厂商可大量生产。
以下提供几本不错的技术书籍：1.Howard W. Johnson，“High-Speed Digital Design –A Handbook of Black Magic”；2.Stephen H. Hall，“High-Speed Digital System Design”；3.Brian Yang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。
17、两个常被参考的特性阻抗公式：a.微带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。
此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。
b.带状线(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。
此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
18、差分信号线中间可否加地线？差分信号中间一般是不能加地线。
因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。
若在中间加地线，便会破坏耦合效应。
19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？可以用一般设计PCB的软件来设计柔性电路板(Flexible Printed Circuit)。
一样用Gerber格式给FPC厂商生产。
由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。
除此之外，可在柔性电路板的转折处铺些铜皮加以补强。
至于生产的厂商可上网“FPC”当关键词查询应该可以找到。
20、适当选择PCB与外壳接地的点的原则是什么？选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。
例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
21、电路板DEBUG应从那几个方面着手？就数字电路而言，首先先依序确定三件事情：1.确认所有电源值的大小均达到设计所需。
